

**ARM Cortex<sup>®</sup>-M  
32位微处理器****NuMicro<sup>™</sup> Family  
NUC505 系列  
规格书**

*The information described in this document is the exclusive intellectual property of Nuvoton Technology Corporation and shall not be reproduced without permission from Nuvoton.*

*Nuvoton is providing this document only for reference purposes of NuMicro microcontroller based system design. Nuvoton assumes no responsibility for errors or omissions.*

*All data and specifications are subject to change without notice.*

For additional information or questions, please contact: Nuvoton Technology Corporation.

[www.nuvoton.com](http://www.nuvoton.com)

目录

1 概述 ..... 8

2 特性 ..... 9

    2.1 NUC505 特性..... 9

3 缩写词..... 14

    3.1 缩写词 ..... 14

4 芯片信息和管脚配置 ..... 15

    4.1 选型指南 ..... 15

        4.1.1 NuMicro™ NUC505 系列选型指南..... 15

        4.1.2 NuMicro™ NUC505 系列命名规则..... 16

    4.2 管脚配置 ..... 17

        4.2.1 NuMicro™ NUC505 LQFP 48 管脚 ..... 17

        4.2.2 NuMicro™ NUC505 LQFP 64 管脚 ..... 18

        4.2.3 NuMicro™ NUC505 QFN 88 管脚 ..... 19

    4.3 管脚描述 ..... 20

        4.3.1 NuMicro™ NUC505 LQFP 48 脚管脚描述 ..... 20

        4.3.2 NuMicro™ NUC505 LQFP 64 脚管脚描述 ..... 25

        4.3.3 NuMicro™ NUC505 QFN 88 脚管脚描述 ..... 32

        4.3.4 GPIO 多功能管脚表 ..... 41

        4.3.5 GPIO 多功能管脚概述..... 43

5 框图 ..... 47

    5.1 NuMicro™ NUC505 功能框图 ..... 47

6 功能描述 ..... 48

    6.1 ARM® Cortex®-M4 内核 ..... 48

    6.2 系统管理 ..... 51

        6.2.1 概述 ..... 51

        6.2.2 系统复位 ..... 51

        6.2.3 系统上电设置 ..... 52

        6.2.4 系统电源分配 ..... 52

        6.2.5 系统内存映射 ..... 53

6.2.6	SRAM 内存组织 .....	55
6.2.7	AHB 总线仲裁 .....	57
6.2.8	系统定时器 (Systick).....	60
6.2.9	嵌套向量中断控制器(NVIC) .....	61
6.3	时钟控制器 .....	64
6.3.1	概述 .....	64
6.3.2	时钟框图 .....	65
6.3.3	时钟发生器 .....	66
6.3.4	掉电模式时钟 .....	67
6.4	通用 I/O (GPIO) .....	68
6.4.1	概述 .....	68
6.4.2	特性 .....	68
6.5	定时器控制器 (TIMER).....	70
6.5.1	概述 .....	70
6.5.2	特性 .....	70
6.6	PWM 发生器和捕捉定时器 (PWM) .....	71
6.6.1	概述 .....	71
6.6.2	特性 .....	71
6.7	看门狗定时器 (WDT) .....	72
6.7.1	概述 .....	72
6.7.2	特性 .....	72
6.8	窗看门狗定时器 (WWDT).....	73
6.8.1	概述 .....	73
6.8.2	特性 .....	73
6.9	实时时钟 (RTC) .....	74
6.9.1	概述 .....	74
6.9.2	特性 .....	74
6.10	串口控制器 (UART).....	75
6.10.1	概述 .....	75
6.10.2	特性 .....	75
6.11	I <sup>2</sup> C 串行接口控制器 (主机/从机) .....	76

6.11.1	概述 .....	76
6.11.2	特性 .....	77
6.12	串行外围设备接口(SPI) .....	78
6.12.1	概述 .....	78
6.12.2	特性 .....	78
6.13	SPI 同步串行接口控制器 (主机模式, SPIM) .....	79
6.13.1	概述 .....	79
6.13.2	特性 .....	79
6.14	带内部音频编解码的I <sup>2</sup> S 控制器 (I <sup>2</sup> S) .....	80
6.14.1	概述 .....	80
6.14.2	特性 .....	80
6.15	USB 2.0设备控制器(USBD) .....	81
6.15.1	概述 .....	81
6.15.2	特性 .....	81
6.16	USB 1.1 Host 控制器 (USBH).....	82
6.16.1	概述 .....	82
6.16.2	特性 .....	82
6.17	安全数字主控制器(SDHC) .....	83
6.17.1	概述 .....	83
6.17.2	特性 .....	83
6.18	12位模数转换器 (ADC).....	84
6.18.1	概述 .....	84
6.18.2	特性 .....	84
7	电气特性 .....	85
7.1	绝对最大额定值 .....	85
7.2	DC电气特性 .....	86
7.3	AC电气特性.....	89
7.3.1	外部12 MHz高速振荡器 .....	89
7.3.2	外部12 MHz高速振荡器 .....	89
7.3.3	典型晶振应用电路.....	89

7.3.4 内部 32 kHz 低速晶振 ..... 90

7.4 模拟量特性..... 91

7.4.1 12-bit SARADC规格 ..... 91

7.4.2 24-bit Delta-Sigma CODEC 规格 ..... 93

7.4.3 LDO规格 ..... 94

7.4.4 低压复位规格 ..... 95

7.4.5 上电复位规格 ..... 95

7.4.6 USB PHY 规格 ..... 97

7.4.7 I<sup>2</sup>C 特性 ..... 99

7.4.8 SPI 特性 ..... 100

7.4.9 I<sup>2</sup>S 特性..... 102

8 应用电路 ..... 104

9 封装尺寸 ..... 105

9.1 LQFP 48L (7x7x1.4mm footprint 2.0mm) ..... 105

9.2 LQFP 64L (7x7x1.4mm footprint 2.0mm) ..... 106

9.3 QFN 88 (10x10x0.9mm) ..... 107

10 修订历史 ..... 109

图集

图 4.1-1 NuMicro™ NUC505 系列选型代码..... 16

图 4.2-1 NuMicro™ NUC505 LQFP 48 引脚图..... 17

图 4.2-2 NuMicro™ NUC505 LQFP 64引脚图..... 18

图 4.2-3 NuMicro™ NUC505 QFN 88 引脚图..... 19

图 5.1-1 NuMicro™ NUC505功能框图..... 47

图 6.1-1 Cortex®-M4 模块框图 ..... 48

图 6.2-1 NuMicro™ NUC505 电源分布框图..... 53

图 6.2-2 SRAM 模块图 ..... 55

图 6.2-3 SRAM内存组织架构 ..... 57

图 6.2-4 矢量表模块框图 ..... 57

图 6.3-1时钟发生器全局框图 ..... 65

图 6.3-2时钟发生器框图 ..... 66

图 6.3-3 晶振振荡电路..... 67

图 6.4-1 I/O 引脚模块框图 ..... 68

图 6.11-1 I<sup>2</sup>C 总线时序 ..... 76

图 7.3-1 晶振应用线路..... 90

图 7.4-1 上电条件 ..... 96

图 7.4-2 I<sup>2</sup>C时间图..... 99

图 7.4-3 SPI从模式时间图 ..... 100

图 7.4-4 SPI 从模式时间图 ..... 101

图 7.4-5 I2S 主模式时间图 ..... 103

图 7.4-6 I<sup>2</sup>S 从模式时间图 ..... 103

表集

表 2.1-1 特性表..... 8

表 3.1-1 缩写词..... 14

表 4.1-1 NuMicro™ NUC505 系列选型指南..... 15

表 4.3-1 NUC505 GPIO 多功能表 ..... 46

表 6.2-1 系统上电设置指南..... 52

表 6.2-2片上控制器地址空间分配..... 55

表 6.2-3固定优先级模式下AHB总线优先级顺序 ..... 58

表 6.2-4 异常模型 ..... 62

表 6.2-5 中断号表 ..... 63

表 6.3-1 推荐电容值和电阻值 ..... 67

## 1 概述

NUC505 是32位ARM® Cortex®-M4F 内核、通用微控制器。

NUC505 工作频率 100 MHz，支持DSP指令和浮点运算，嵌入 2 M字节 SPI FLASH，128 K字节 SRAM。其外设包括：USB Host/Device, Timers, WDT, RTC, UART, SPI, I<sup>2</sup>S, I<sup>2</sup>C, PWM Timer, GPIO, 12-bit ADC, 24-bit Audio CODEC, 低电压复位 (LVR) Low 和 低电压检测 (LVD)。

产品线	USB Host	USB Device	UART	I <sup>2</sup> C	I <sup>2</sup> S	SPI	PWM	ADC	Audio CODEC	RTC
NUC505	•	•	•	•	•	•	•	•	•	•

表 2.1-1 特性表

NUC505 适合以下应用:

- 热敏打印机
- GPS 追踪器 / VTDR (车辆路线记录仪)
- 2.4G 无线产品
- 音频应用
- LED 广告



## 2 特性

### 2.1 NUC505 特性

#### ●Cortex-M4 内核

- 工作频率 100 MHz
- 有 DSP 指令, 和硬件除法器
- 与 IEEE 754 兼容的浮点运算单元
- 支持内存管理 (MPU)
- 一个24位系统定时器 system timer
- 支持休眠模式: WFI 和 WFE 指令
- 单周期 32-位乘法运算
- 16 级中断优先等级 (NVIC)
- 中断可软件屏蔽
- 代码可从SPI FLASH中加载, 或从USB设备加载

#### ●128K字节 SRAM

- 支持8位, 16位, 32位访问

#### ●内嵌 2M字节 SPI Flash

- 代码/数据空间自由分配
- 支持SWD/ICE 接口2 线ICP编程
- 支持 ISP 编程
- 支持单线, 双线和4线数据访问
- 单线模式支持 100 MHz 数据传输速度
- 2线和4线模式支持 80 MHz数据传输速度

#### ●SPIM

- 通用 SPI 主机接口协议, 可外接 SPI Flash
- 支持代码保护
- SPI Flash 传到 SRAM, 可由 DMA 传输
- CPU 可直接从SPI Flash 读取数据
- 支持单线, 双线和四线传输模式

#### ●时钟

- 内建 32.768 kHz RC 时钟(LIRC) 用于RTC, WDT和唤醒操作
- RTC也可用外接32768HZ晶振时钟源
- 可外接 12 MHz 晶振, PLL可倍频到240MHz

#### ●全速 USB 2.0 host

- 传输速度1.5Mbps, 或12Mbps
- 完全兼容USB1.1
- 兼容 OHCI1.0
- 支持控制, 批量, 中断和等时传输
- 高速USB 2.0 device
  - 12个端点地址, 支持控制, 批量, 中断和等时传输
  - 2K-字节 缓存
  - 自动挂起功能
  - 远程唤醒功能
- 低压检测功能 LVD: 2.8V / 2.6V
- 低压复位功能 LVR: 门限 2.4 V
- GPIO
  - 两种模式: 输入, 输出。
  - 输入可选 CMOS 和 Schmitt 模式
  - 可配置边沿中断
  - 5V-容限 (PA.7~PA.0 和 PD.4~PD.2 仅能 3.3 V)
  - QFN88/LQFP64/LQFP48 封装, 分别有 52/35/25 个GPIO
- 4个24位、上计数定时器
  - 带8位预分频器
  - 每个定时器都有独立时钟源
  - 一次定时、周期定时、反转GPIO模式和连续操作四种工作模式
  - 支持引脚脉冲计数模式
  - 有捕获功能, 引脚信号可复位定时器
- 看门狗
  - 时钟源可选 LIRC(缺省值), HXT 和 LXT
  - 8 个溢出时间选择: 1.6毫秒 ~ 26.0秒
  - 看门狗溢出可选中断或复位功能
- 窗看门狗
  - 时钟源可选 LIRC(缺省值), HXT 和 LXT
  - 6 位计数器, 带11位预分频器
  - 看门狗溢出可选中断或复位功能
- 三个UART: UART0, UART1 和 UART2
  - UART0 16-字节 FIFO。UART1, UART2 有 64-字节 FIFO

- UART1,UART2 支持硬件流控 nCTS, nRTS
  - 支持红外IrDA模式
  - 485模式支持 第9位地址识别模式和方向控制
  - UART1, UART2 支持 LIN 功能
  - 接收线 Rx 和流控线 nCTS 可把 CPU 从掉电状态唤醒
- 两个SPI
    - 速度可达50MHz
    - 支持主从模式, 一位传输模式
    - 传输位长: 8 到 32, 高低位在前可配置。
    - 收发各 8 级 FIFO
    - 有字节重排序功能
    - 字节和字间加入空闭时钟功能
    - 三线传输功能
- 两个I<sup>2</sup>C
    - 支持主模式收发, 或从模式收发。
    - 支持多主通信和总线仲裁
    - 时钟可任意延长, 最快1MHz
    - 四个从机地址, 并带有地址掩码
    - 支持 SMBus 和 PMBus
    - 支持多地址掉电唤醒功能
- 主从I<sup>2</sup>S
    - 单、双声道可选, 收发独立16 级 FiFo。
    - 内建 PLL
    - 传输位长: 8, 16, 24 和 32
    - 支持 PCMA, PCMB, I<sup>2</sup>S 和 MSB 调整格式
    - 支持 DMA 传输
- 4个PWM
    - 支持一次PWM模式, 和周期PWM模式
    - 支持捕获模式
- SD2.0 Host 接口
    - 1位或4位传输模式
    - 支持 DMA 传输
    - 速度可达 200Mbps@3.3V (50MHz, 4位模式)

## ●RTC

- 外接 32768 晶振，硬件计算年月日时分秒星期闰年
- 有备用电池引脚 VBAT
- 32字节 备用 RAM
- 闹钟功能
- 可唤醒掉电状态的CPU
- 有掉电唤醒引脚
- 寄存器配置进入掉电功能
- 上电超时、保护电池功能

## ●代码保护功能

- 128-bit 密钥
- 15次错误计数

## ●音频编解码 Audio CODEC

- 内嵌双声道 24-bit Sigma-Delta CODEC 输出
- ADC-THDN: -80 dB。信噪比SNR: 90 dB (预加重)
- 耳机输出 THDN: -60dB, 信噪比SNR: 93 dB (预加重)
- 采样率: 8 kHz to 96 kHz

## ●8路 12-bit SAR ADC

- 输入电压范围: 0~ AV<sub>DD</sub>
- 保证10位精度
- 采样率: ADC1 1MSPS, ADC12~ADC7 200 kSPS
- 支持中断
- 软件可启动转换

## ●内建3.3V LDO

## ●电源管理

- 正常工作模式
  - ◆ CPU和时钟正常工作，耗电约46mA (CPU 96 MHz 时)
- 空闲模式
  - ◆ CPU 停止工作，外设工作
- 掉电模式
  - ◆ 高速时钟关闭，LXT 和 LIRC工作，SRAM 数据保存，耗电约 700 uA
- 深度掉电模式
  - ◆ 高速时钟关闭，LXT 和 LIRC工作，SRAM数据不保存，耗电约 7 uA

- 工作温度范围:  $-40^{\circ}\text{C} \sim +85^{\circ}\text{C}$
- 封装
  - 绿色环保封装 (RoHS)
  - QFN 88-pin (10mm x 10mm)
  - LQFP 64-pin (7mm x 7mm)
  - LQFP 48-pin (7mm x 7mm)

### 3 缩写词

#### 3.1 缩写词

缩写词	描述
ADC	Analog-to-Digital Converter
APB	Advanced Peripheral Bus
AHB	Advanced High-Performance Bus
DMA	Direct Memory Access
FIFO	First In, First Out
FPU	Floating Point Unit
GPIO	General-Purpose Input/Output
HCLK	The Clock of Advanced High-Performance Bus
HXT	12 MHz External High Speed Crystal Oscillator
ICP	In Circuit Programming
ISP	In System Programming
LDO	Low Dropout Regulator
LIN	Local Interconnect Network
LIRC	32.768 kHz Internal Low Speed RC Oscillator
LXT	32.768 kHz External Low Speed Crystal Oscillator
LVD	Low Voltage Detection
MPU	Memory Protection Unit
NVIC	Nested Vectored Interrupt Controller
PCLK	The Clock of Advanced Peripheral Bus
PLL	Phase-Locked Loop
PWM	Pulse Width Modulation
SD	Secure Digital
SPI	Serial Peripheral Interface
SPIM	Serial Peripheral Interface Master
SPS	Samples per Second
TMR	Timer Controller
UART	Universal Asynchronous Receiver/Transmitter
USB	Universal Serial Bus
WDT	Watchdog Timer
WWDT	Window Watchdog Timer

表 3.1-1 缩写词

4 芯片信息和管脚配置

4.1 选型指南

4.1.1 NuMicro™ NUC505 系列选型指南

Part Number	Flash (KB)	SRAM (KB)	ISP ROM (KB)	I/O	Timer (32-Bit)	Connectivity				I <sup>2</sup> S	USB 2.0 HS Device	USB 2.0 FS Host	PWM (16-bit)	24-Bit AUDIO CODEC	DIGITAL MIC	ADC (12-bit)	RTC	ISP/ICP	Package
						I <sup>2</sup> C	SD HOST	SPI	UART										
NUC505DL13Y	2048	128	8	25	4	2	1	3	3	1	1	1	4	-	1	5CH	√	√	LQFP48
NUC505DS13Y	2048	128	8	35	4	2	1	3	3	1	1	1	4	√	1	8CH	√	√	LQFP64*
NUC505YO13Y	2048	128	8	52	4	2	1	3	3	1	1	2	4	√	1	8CH	√	√	QFN88

表 4.1-1 NuMicro™ NUC505 系列选型指南

4.1.2 NuMicro™ NUC505 系列命名规则




图 4.1-1 NuMicro™ NUC505 系列选型代码



4.2 管脚配置

4.2.1 NuMicro™ NUC505 LQFP 48 管脚




图 4.2-1 NuMicro™ NUC505 LQFP 48 引脚图

NUMICRO™ NUC505 规格书

4.2.2 NuMicro™ NUC505 LQFP 64 管脚




图 4.2-2 NuMicro™ NUC505 LQFP 64引脚图

4.2.3 NuMicro™ NUC505 QFN 88 管脚




图 4.2-3 NuMicro™ NUC505 QFN 88 引脚图

### 4.3 管脚描述

#### 4.3.1 NuMicro™ NUC505 LQFP 48 脚管脚描述

MFP\* =多功能管脚(请参考 SYS\_GP<sub>x</sub>\_MFPL 和SYS\_GP<sub>x</sub>\_MFPH)

PA.0 MFP0 意思 MFP 的值配置为0, SYS\_GPA\_MFPL[2:0]=0x0

PA.9 MFP5 意思 MFP 的值配置为5, SYS\_GPA\_MFPH[6:4]=0x5

管脚号	管脚名称	管脚类型	MFP*	管脚描述
1	nRESET	I	MFP0	低复位, 正常工作为高, 内建上拉电阻
2	ICE_CLK	O	MFP0	仿真时钟. (仿真模式下)
	PD.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I <sup>2</sup> C0 时钟
3	ICE_DAT	I/O	MFP0	仿真数据. (仿真模式下)
	PD.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I <sup>2</sup> C0 数据
4	PB.13	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MISO	I	MFP1	SPI1 主机模式输入, 从机模式输出.
	USBH1_D-	I/O	MFP2	USB host 1 差分 D- 线.
	UART2_nRTS	O	MFP3	UART2 流控, 请求发送.
	PWM_CH3	I/O	MFP4	PWM 通道3
5	V <sub>DD</sub>	A	MFP0	I/O 口的电源, DC 3.3V.
6	V <sub>SS</sub>	A	MFP0	地.
7	XT1_IN	I	MFP0	12 MHz 晶振引脚
8	XT1_OUT	O	MFP0	
9	V <sub>DD12</sub>	A	MFP0	I/O 口的电源, DC 1.2V
10	USB_D-	A	MFP0	USB 接口
11	USB_D+	A	MFP0	
12	AV <sub>DDUSB</sub>	A	MFP0	USB 电源, DC 3.3V.

13	USB_REXT	A	MFP0	12.1 KΩ 用于 USB.
14	V <sub>BAT</sub>	A	MFP0	RTC 电池引脚, DC 3.3V.
15	RTC_RPWR	O	MFP0	高电平使能引脚电源控制
16	RTC_nRWAKE	I	MFP0	低电平触发系统电源使能.
17	PA.8	I/O	MFP0	通用数字输入/输出管脚
	SPIM_SS	O	MFP1	SPIM 从机片选.
	I2S_LRCLK	I/O	MFP2	I <sup>2</sup> S 左右声道时钟.
	UART1_TXD	O	MFP3	UART1 发送.
18	PA.9	I/O	MFP0	通用数字输入/输出管脚
	SPIM_CLK	O	MFP1	SPIM 时钟.
	I2S_BCLK	I/O	MFP2	I <sup>2</sup> S 位时钟
	UART1_RXD	I	MFP3	UART1 接收.
	SYSCFG[0]	I	MFP0	系统配置0
19	PA.10	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MOSI	I/O	MFP1	SPIM 主机发送端,从机接收端.
	I2C1_SCL	O	MFP2	I2C1 时钟.
	SD_CLK	O	MFP4	SD/SDH 时钟.
	SYSCFG[1]	I	MFP0	系统配置1.
20	PA.11	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MISO	I/O	MFP1	SPIM 主机接收,从机发送端
	I2C1_SDA	I/O	MFP2	I2C1 数据.
	SD_CMD	I	MFP4	SD/SDH 命令.
21	V <sub>DD</sub>	A	MFP0	I/O 电源, DC 3.3V.
22	PB.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I2C0 时钟.

	UART0_TXD	O	MFP3	UART0.发送
	SD_DAT2	I/O	MFP4	SD/SDH 数据2.
23	PB.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I2C0 数据
	UART0_RXD	I	MFP3	UART0 接收.
	SD_DAT3	I/O	MFP4	SD/SDH 数据 3.
24	PB.2	I/O	MFP0	通用数字输入/输出管脚
	SPI0_SS	O	MFP1	SPI0 从机片选.
	SD_CMD	I	MFP4	SD/SDH 命令.
25	PB.3	I/O	MFP0	通用数字输入/输出管脚
	SPI0_CLK	O	MFP1	SPI0 时钟.
	SD_CLK	O	MFP4	SD/SDH 时钟.
	SYSCFG[2]	I	MFP0	系统配置 2.
26	PB.4	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MOSI	O	MFP1	SPI0 MOSI 主机发送端,从机接收端
	SYSCFG[3]	I	MFP0	系统配置3.
27	PB.5	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MISO	I	MFP1	SPI0 MISO 主机接收端,从机发送端.
	SD_nCD	I	MFP4	SD/SDH 卡检测端
28	PB.6	I/O	MFP0	通用数字输入/输出管脚
	UART1_TXD	O	MFP3	UART1.发送
	SD_DAT0	I/O	MFP4	SD/SDH 数据 0.
29	PB.7	I/O	MFP0	通用数字输入/输出管脚
	UART1_RXD	I	MFP3	UART1.接收
	SD_DAT1	I/O	MFP4	SD/SDH 数据 1.

30	USB_VBUS	I	MFP0	USB host 或 HUB 的电源
31	PB.8	I/O	MFP0	通用数字输入/输出管脚
	USB_PWEN	O	MFP1	USB host 电流控制端.
	TM1_CNT_OUT	I/O	MFP2	Timer1计数输入,或反转输出
	UART1_nCTS	I	MFP3	UART1流控, 清除发送.
	SD_DAT2	I/O	MFP4	SD/SDH 数据2.
32	PB.9	I/O	MFP0	通用数字输入/输出管脚
	USBH_OVD	I	MFP1	USB host 总线过压检测.
	TM1_EXT	I	MFP2	Timer1 捕获输入端.
	UART1_nRTS	O	MFP3	UART1 流控, 请求发送.
	SD_DAT3	I/O	MFP4	SD/SDH 数据 3.
33	V <sub>SS</sub>	A	MFP0	地
34	AV <sub>DDADC</sub>	A	MFP0	模拟电源 DC 3.3V.
35	AV <sub>SSADC</sub>	A	MFP0	模拟地
36	PA.0	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH0	A	MFP1	ADC0输入
37	PA.1	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH1	A	MFP1	ADC1.
38	PA.2	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH2	A	MFP1	ADC2
	I2S_MCLK	O	MFP2	I <sup>2</sup> S 主时钟.
39	PA.3	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH3	A	MFP1	ADC3.
	I2S_DI	I	MFP2	I <sup>2</sup> S 输入
40	PA.4	I/O	MFP0	通用数字输入/输出管脚

	ADC_CH4	A	MFP1	ADC4
	I2S_DO	O	MFP2	I <sup>2</sup> S 输出
41	V <sub>DD12</sub>	A	MFP0	I/O 电源, DC 1.2V
42	PB.10	I/O	MFP0	通用数字输入/输出管脚
	SPI1_SS	O	MFP1	SPI1 片选.
	I2C1_SCL	O	MFP2	I2C1 时钟
	UART2_TXD	O	MFP3	UART2.发送
	PWM_CH0	I/O	MFP4	PWM0
43	PB.11	I/O	MFP0	通用数字输入/输出管脚
	SPI1_CLK	O	MFP1	SPI1 时钟
	I2C1_SDA	I/O	MFP2	I2C1 数据
	UART2_RXD	I	MFP3	UART2.接收
	PWM_CH1	I/O	MFP4	PWM1
44	PB.12	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MOSI	O	MFP1	SPI1 主机输出从机输入
	USBH1_D+	I/O	MFP2	USB host-lite1 差分数据线 D+
	UART2_nCTS	I	MFP3	UART2.流控, 清除发送
	PWM_CH2	I/O	MFP4	PWM2
45	V <sub>DD</sub>	A	MFP0	I/O电源, DC 3.3V.
46	V <sub>DD</sub>	A	MFP0	
47	LDO_CAP	A	MFP0	LDO 输出端, 外接退藕电容
48	V <sub>SS</sub>	A	MFP0	地



4.3.2 NuMicro™ NUC505 LQFP 64 脚管脚描述

MFP\* =多功能管脚(请参考SYS\_GP<sub>x</sub>\_MFPL 和 SYS\_GP<sub>x</sub>\_MFPH)

PA.0 MFP0 意思 MFP 的值配置为0, SYS\_GPA\_MFPL[2:0]=0x0

PA.9 MFP5 意思 MFP 的值配置为5, SYS\_GPA\_MFPH[6:4]=0x5

管脚号	管脚名称	管脚类型	MFP*	管脚描述
1	nRESET	I	MFP0	低复位, 正常工作为高, 内建上拉电阻
2	ICE_CLK	O	MFP0	仿真时钟. (仿真模式下)
	PD.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I <sup>2</sup> C0 时钟
3	ICE_DAT	I/O	MFP0	仿真数据. (仿真模式下)
	PD.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I <sup>2</sup> C0 数据
4	PB.13	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MISO	I	MFP1	SPI1 主机模式输入, 从机模式输出.
	USBH1_D-	I/O	MFP2	USB host 1 差分 D- 线.
	UART2_nRTS	O	MFP3	UART2 流控, 请求发送.
	PWM_CH3	I/O	MFP4	PWM 通道3
5	PB.14	I/O	MFP0	通用数字输入/输出管脚
	USBH1_D+	I/O	MFP1	USB host 1 差分 D+ 线.
	I2C1_SCL	O	MFP2	I2C1 时钟线
6	PB.15	I/O	MFP0	通用数字输入/输出管脚
	USBH1_D-	I/O	MFP1	USB host 1 差分 D- 线.
	I2C1_SDA	I/O	MFP2	I2C1 数据线
7	PC.0	I/O	MFP0	通用数字输入/输出管脚
	SD_CMD	I	MFP1	SD/SDH 命令线.
8	V <sub>DD</sub>	A	MFP0	I/O 口的电源, DC 3.3V.

9	V <sub>SS</sub>	A	MFP0	地
10	XT1_IN	I	MFP0	12 MHz 晶振引脚
11	XT1_OUT	O	MFP0	
12	V <sub>DD12</sub>	A	MFP0	I/O 口的电源, DC 1.2V
13	USB_D-	A	MFP0	USB 接口
14	USB_D+	A	MFP0	
15	AV <sub>DDUSB</sub>	A	MFP0	USB 电源, DC 3.3V.
16	USB_REXT	A	MFP0	12.1 KΩ 用于 USB.
17	V <sub>BAT</sub>	A	MFP0	RTC 电池引脚, DC 3.3V.
18	RTC_RPWR	O	MFP0	高电平使能引脚电源控制
19	RTC_nRWAKE	I	MFP0	低电平触发系统电源使能.
20	PA.8	I/O	MFP0	通用数字输入/输出管脚
	SPIM_SS	O	MFP1	SPIM 从机片选.
	I2S_LRCLK	I/O	MFP2	I <sup>2</sup> S 左右声道时钟.
	UART1_TXD	O	MFP3	UART1 发送
21	PA.9	I/O	MFP0	通用数字输入/输出管脚
	SPIM_CLK	O	MFP1	SPIM 时钟
	I2S_BCLK	I/O	MFP2	I <sup>2</sup> S 位时钟
	UART1_RXD	I	MFP3	UART1 接收
	SYSCFG[0]	I	MFP0	系统配置0
22	PA.10	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MOSI	I/O	MFP1	SPIM 主机发送端,从机接收端.
	I2C1_SCL	O	MFP2	I2C1 时钟
	SD_CLK	O	MFP4	SD/SDH 时钟
	SYSCFG[1]	I	MFP0	系统配置1

23	PA.11	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MISO	I/O	MFP1	SPIM 主机接收,从机发送端
	I2C1_SDA	I/O	MFP2	I2C1 数据.
	SD_CMD	I	MFP4	SD/SDH 命令.
24	PA.12	I/O	MFP0	通用数字输入/输出管脚
	SPIM_D2	I/O	MFP1	SPIM 数据2
	TM0_CNT_OUT	I	MFP2	Timer0 计数输入,或反转输出
25	PA.13	I/O	MFP0	通用数字输入/输出管脚
	SPIM_D3	I/O	MFP1	SPIM 数据3
	TM0_EXT	I	MFP2	Timer0 捕获输入
	SD_nCD	I	MFP4	SD/SDH 卡检测
26	PA.14	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I2C0 时钟线
	SD_DAT0	I/O	MFP4	SD/SDH 数据0
27	PA.15	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I2C0 数据线
	SD_DAT1	I/O	MFP4	SD/SDH 命令线
28	V <sub>DD</sub>	A	MFP0	I/O 电源, DC 3.3V
29	PB.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I2C0 时钟线
	UART0_TXD	O	MFP3	UART0发送
	SD_DAT2	I/O	MFP4	SD/SDH 数据 2
30	PB.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I2C0 数据
	UART0_RXD	I	MFP3	UART0.接收

	SD_DAT3	I/O	MFP4	SD/SDH 数据3
31	PB.2	I/O	MFP0	通用数字输入/输出管脚
	SPI0_SS	O	MFP1	SPI0 片选
	SD_CMD	I	MFP4	SD/SDH 命令
32	PB.3	I/O	MFP0	通用数字输入/输出管脚
	SPI0_CLK	O	MFP1	SPI0 时钟
	SD_CLK	O	MFP4	SD/SDH 时钟
	SYSCFG[2]	I	MFP0	系统配置 2
33	PB.4	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MOSI	O	MFP1	SPI0 主机发送端,从机接收端
	SYSCFG[3]	I	MFP0	系统配置 3
34	PB.5	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MISO	I	MFP1	SPI0 MISO 主机接收端,从机发送端.
	SD_nCD	I	MFP4	SD/SDH 卡检测端
35	PB.6	I/O	MFP0	通用数字输入/输出管脚
	UART1_TXD	O	MFP3	UART1发送
	SD_DAT0	I/O	MFP4	SD/SDH 数据 0
36	PB.7	I/O	MFP0	通用数字输入/输出管脚
	UART1_RXD	I	MFP3	UART1.接收
	SD_DAT1	I/O	MFP4	SD/SDH 数据 1
37	USB_VBUS	I	MFP0	USB host 或 HUB 的电源
38	PB.8	I/O	MFP0	通用数字输入/输出管脚
	USB_PWEN	O	MFP1	USB host 电流控制端
	TM1_CNT_OUT	I/O	MFP2	Timer1计数输入,或反转输出
	UART1_nCTS	I	MFP3	UART1流控, 清除发送

	SD_DAT2	I/O	MFP4	SD/SDH 数据2
39	PB.9	I/O	MFP0	通用数字输入/输出管脚
	USBH_OVD	I	MFP1	USB host 总线过压检测
	TM1_EXT	I	MFP2	Timer1 捕获输入端
	UART1_nRTS	O	MFP3	UART1 流控, 请求发送
	SD_DAT3	I/O	MFP4	SD/SDH 数据 3
40	V <sub>SS</sub>	A	MFP0	地
41	AV <sub>DDHP</sub>	AP	VDD	解码器 耳机电源, DC 3.3V.
42	LHPOUT	A	MFP0	耳机左声道输出
43	RHPOUT	A	MFP0	耳机右声道输出.
44	AV <sub>SSHP</sub>	A	MFP0	耳机解码器地
45	VMID	A	MFP0	耳机参考 电源.
46	AV <sub>DDCODEC</sub>	A	MFP0	解码器电源DC 3.3V.
47	AV <sub>DDADC</sub>	A	MFP0	ADC电源, DC 3.3V.
48	AV <sub>SSADC</sub>	A	MFP0	ADC.地
49	PA.0	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH0	A	MFP1	ADC0输入
50	PA.1	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH1	A	MFP1	ADC1.
51	PA.2	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH2	A	MFP1	ADC2
	I2S_MCLK	O	MFP2	I <sup>2</sup> S 主时钟.
52	PA.3	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH3	A	MFP1	ADC3.
	I2S_DI	I	MFP2	I <sup>2</sup> S 输入

53	PA.4	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH4	A	MFP1	ADC4
	I2S_DO	O	MFP2	I <sup>2</sup> S 输出
54	PA.5	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH5	A	MFP1	ADC 5
55	PA.6	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH6	A	MFP1	ADC6.
56	PA.7	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH7	A	MFP1	ADC 7
57	V <sub>DD12</sub>	A	MFP0	I/O 电源, DC 1.2V
58	PB.10	I/O	MFP0	通用数字输入/输出管脚
	SPI1_SS	O	MFP1	SPI1 片选
	I2C1_SCL	O	MFP2	I2C1 时钟
	UART2_TXD	O	MFP3	UART2.发送
	PWM_CH0	I/O	MFP4	PWM0
59	PB.11	I/O	MFP0	通用数字输入/输出管脚
	SPI1_CLK	O	MFP1	SPI1 时钟
	I2C1_SDA	I/O	MFP2	I2C1 数据
	UART2_RXD	I	MFP3	UART2.接收
	PWM_CH1	I/O	MFP4	PWM1
60	PB.12	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MOSI	O	MFP1	SPI1 主机输出从机输入
	USBH1_D+	I/O	MFP2	USB host-lite1 差分数据线 D+
	UART2_nCTS	I	MFP3	UART2.流控, 清除发送
	PWM_CH2	I/O	MFP4	PWM2

61	V <sub>DD</sub>	A	MFPO	I/O电源, DC 3.3V.
62	V <sub>DD</sub>	A	MFPO	
63	LDO_CAP	A	MFPO	LDO 输出端, 外接退藕电容
64	V <sub>SS</sub>	A	MFPO	地

4.3.3 NuMicro™ NUC505 QFN 88 脚管脚描述

MFP\* =多功能管脚(请参考 SYS\_GP<sub>x</sub>\_MFPL 和 SYS\_GP<sub>x</sub>\_MFPH)

PA.0 MFP0 意思 MFP 的值配置为0, SYS\_GPA\_MFPL[2:0]=0x0

PA.9 MFP5 意思 MFP 的值配置为5, SYS\_GPA\_MFPH[6:4]=0x5

管脚号	管脚名称	管脚类型	MFP*	管脚描述
1	nRESET	I	MFP0	低复位, 正常工作为高, 内建上拉电阻
2	ICE_CLK	O	MFP0	仿真时钟. (仿真模式下)
	PD.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I <sup>2</sup> C0 时钟
3	ICE_DAT	I/O	MFP0	仿真数据. (仿真模式下)
	PD.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I <sup>2</sup> C0 数据
4	PB.13	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MISO	I	MFP1	SPI1 主机模式输入, 从机模式输出.
	USBH1_D-	I/O	MFP2	USB host 1 差分 D- 线.
	UART2_nRTS	O	MFP3	UART2 流控, 请求发送.
	PWM_CH3	I/O	MFP4	PWM 通道3
5	PB.14	I/O	MFP0	通用数字输入/输出管脚
	USBH1_D+	I/O	MFP1	USB host 1 差分 D+ 线.
	I2C1_SCL	O	MFP2	I2C1 时钟线
6	PB.15	I/O	MFP0	通用数字输入/输出管脚
	USBH1_D-	I/O	MFP1	USB host 1 差分 D- 线.
	I2C1_SDA	I/O	MFP2	I2C1 数据线
7	PC.0	I/O	MFP0	通用数字输入/输出管脚
	SD_CMD	I	MFP1	SD/SDH 命令线.
8	PC.1	I/O	MFP0	通用数字输入/输出管脚



管脚号	管脚名称	管脚类型	MFP*	管脚描述
	SD_CLK	O	MFP1	SD/SDH 时钟
9	PC.2	I/O	MFP0	通用数字输入/输出管脚
	SD_nCD	I	MFP1	SD/SDH 卡检测
10	V <sub>DD</sub>	A	MFP0	I/O 口的电源, DC 3.3V.
11	PC.3	I/O	MFP0	通用数字输入/输出管脚
12	PC.4	I/O	MFP0	通用数字输入/输出管脚
	SD_DAT0	I/O	MFP1	SD/SDH 数据0.
13	PC.5	I/O	MFP0	通用数字输入/输出管脚
	SD_DAT1	I/O	MFP1	SD/SDH数据1.
14	PC.6	I/O	MFP0	通用数字输入/输出管脚
	SD_DAT2	I/O	MFP1	SD/SDH数据 2
15	V <sub>DD12</sub>	A	MFP0	I/O 口的电源, DC 1.2V
16	XT1_IN	I	MFP0	外接晶振
17	XT1_OUT	O	MFP0	
18	V <sub>DD12</sub>	A	MFP0	I/O 口的电源, DC 1.2V
19	USB_D-	A	MFP0	USB 接口
20	USB_D+	A	MFP0	
21	AV <sub>DDUSB</sub>	A	MFP0	USB 电源, DC 3.3V.
22	USB_REXT	A	MFP0	12.1 KΩ 用于 USB.
23	V <sub>BAT</sub>	A	MFP0	RTC 电池引脚, DC 3.3V
24	RTC_RPWR	O	MFP0	高电平使能引脚电源控制
25	RTC_nRWAKE	I	MFP0	低电平触发系统电源使能.
26	X32_IN	I	MFP0	外接32768晶振
27	X32_OUT	O	MFP0	

管脚号	管脚名称	管脚类型	MFP*	管脚描述
28	PA.8	I/O	MFP0	通用数字输入/输出管脚
	SPIM_SS	O	MFP1	SPIM 从机片选.
	I2S_LRCLK	I/O	MFP2	I <sup>2</sup> S 左右声道时钟.
	UART1_TXD	O	MFP3	UART1 发送.
29	PA.9	I/O	MFP0	通用数字输入/输出管脚
	SPIM_CLK	O	MFP1	SPIM 时钟.
	I2S_BCLK	I/O	MFP2	I <sup>2</sup> S 位时钟
	UART1_RXD	I	MFP3	UART1 接收.
	SYSCFG[0]	I	MFP0	系统配置0
30	PA.10	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MOSI	I/O	MFP1	SPIM 主机发送端,从机接收端.
	I2C1_SCL	O	MFP2	I2C1 时钟.
	SD_CLK	O	MFP4	SD/SDH 时钟
	SYSCFG[1]	I	MFP0	系统配置1.
31	PA.11	I/O	MFP0	通用数字输入/输出管脚
	SPIM_MISO	I/O	MFP1	SPIM 主机接收,从机发送端
	I2C1_SDA	I/O	MFP2	I2C1 数据.
	SD_CMD	I	MFP4	SD/SDH 命令.
32	PA.12	I/O	MFP0	通用数字输入/输出管脚
	SPIM_D2	I/O	MFP1	SPIM 数据2
	TM0_CNT_OUT	I	MFP2	Timer0 计数输入,或反转输出
33	PA.13	I/O	MFP0	通用数字输入/输出管脚
	SPIM_D3	I/O	MFP1	SPIM 数据3
	TM0_EXT	I	MFP2	Timer0 捕获输入

管脚号	管脚名称	管脚类型	MFP*	管脚描述
	SD_nCD	I	MFP4	SD/SDH 卡检测
34	PA.14	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I2C0 时钟线
	SD_DAT0	I/O	MFP4	SD/SDH 数据0
35	PA.15	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I2C0 数据线
	SD_DAT1	I/O	MFP4	SD/SDH 数据1
36	PC.7	I/O	MFP0	通用数字输入/输出管脚
	SD_DAT3	I/O	MFP1	SD/SDH 数据 3.
37	PC.8	I/O	MFP0	通用数字输入/输出管脚
	I2S_MCLK	O	MFP1	I <sup>2</sup> S 主时钟.
38	PC.9	I/O	MFP0	通用数字输入/输出管脚
	I2S_DI	I	MFP1	I <sup>2</sup> S 输入
	TM2_CNT_OUT	I/O	MFP2	Timer2计数输入,或反转输出
	PWM_CH0	I/O	MFP3	PWM0
39	PC.10	I/O	MFP0	通用数字输入/输出管脚
	I2S_DO	O	MFP1	I <sup>2</sup> S 输出
	TM2_EXT	I	MFP2	Timer2捕获输入
	PWM_CH1	I/O	MFP3	PWM 1
40	V <sub>DD</sub>	A	MFP0	I/O 电源, DC 3.3V.
41	PB.0	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SCL	O	MFP2	I2C0时钟
	UART0_TXD	O	MFP3	UART0 发送.
	SD_DAT2	I/O	MFP4	SD/SDH 数据2

管脚号	管脚名称	管脚类型	MFP*	管脚描述
42	PB.1	I/O	MFP0	通用数字输入/输出管脚
	I2C0_SDA	I/O	MFP2	I2C0 数据
	UART0_RXD	I	MFP3	UART0 接收
	SD_DAT3	I/O	MFP4	SD/SDH 数据3
43	PB.2	I/O	MFP0	通用数字输入/输出管脚
	SPI0_SS	O	MFP1	SPI0 片选
	SD_CMD	I	MFP4	SD/SDH 命令
44	PB.3	I/O	MFP0	通用数字输入/输出管脚
	SPI0_CLK	O	MFP1	SPI0 时钟
	SD_CLK	O	MFP4	SD/SDH 时钟
	SYSCFG[2]	I	MFP0	系统配置 2.
45	PB.4	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MOSI	O	MFP1	SPI0 主机发送端,从机接收端.
	SYSCFG[3]	I	MFP0	系统配置 3.
46	PB.5	I/O	MFP0	通用数字输入/输出管脚
	SPI0_MISO	I	MFP1	SPI0 MISO 主机接收端,从机发送端.
	SD_nCD	I	MFP4	SD/SDH 卡检测端
47	PB.6	I/O	MFP0	通用数字输入/输出管脚
	UART1_TXD	O	MFP3	UART1发送
	SD_DAT0	I/O	MFP4	SD/SDH 数据 0
48	PB.7	I/O	MFP0	通用数字输入/输出管脚
	UART1_RXD	I	MFP3	UART1接收
	SD_DAT1	I/O	MFP4	SD/SDH 数据 1
49	USB_VBUS	I	MFP0	USB host 或 HUB 的电源

管脚号	管脚名称	管脚类型	MFP*	管脚描述
50	PB.8	I/O	MFP0	通用数字输入/输出管脚
	USB_PWEN	O	MFP1	USB host 电流控制端.
	TM1_CNT_OUT	I/O	MFP2	Timer1计数输入,或反转输出
	UART1_nCTS	I	MFP3	UART1流控, 清除发送
	SD_DAT2	I/O	MFP4	SD/SDH 数据2.
51	PB.9	I/O	MFP0	通用数字输入/输出管脚
	USBH_OVD	I	MFP1	USB host 总线过压检测
	TM1_EXT	I	MFP2	Timer1 捕获输入端.
	UART1_nRTS	O	MFP3	UART1 流控, 请求发送.
	SD_DAT3	I/O	MFP4	SD/SDH 数据 3.
52	V <sub>SS</sub>	A	MFP0	地
53	AV <sub>DDHP</sub>	AP	VDD	解码器 耳机电源, DC 3.3V.
54	LHPOUT	A	MFP0	耳机左声道输出
55	VCMBF	A	MFP0	耳机驱动的 VCM 输出.
56	RHPOUT	A	MFP0	耳机右声道输出.
57	AV <sub>SSHP</sub>	A	MFP0	耳机解码器地
58	VMID	A	MFP0	耳机参考 电源..
59	AV <sub>DDCODEC</sub>	A	MFP0	解码器电源DC 3.3V.
60	MIC0_P	A	MFP0	麦克风0正端
61	MIC0_N	A	MFP0	麦克风0负端
62	MIC_BIAS	A	MFP0	MIC偏值
63	V <sub>DD12</sub>	A	MFP0	I/O电源, DC 1.2V
64	PD.2	I/O	MFP0	通用数字输入/输出管脚
	MIC1_P	A	MFP1	麦克风1正端

管脚号	管脚名称	管脚类型	MFP*	管脚描述
65	PD.3	I/O	MFP0	通用数字输入/输出管脚
	MIC1_N	A	MFP1	麦克风1负端
66	PD.4	I/O	MFP0	通用数字输入/输出管脚
	RLINEIN	A	MFP1	解码器右通道输入
67	AV <sub>DDADC</sub>	A	MFP0	ADC电源, DC 3.3V.
68	AV <sub>SSADC</sub>	A	MFP0	ADC 地
69	PA.0	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH0	A	MFP1	ADC0
70	PA.1	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH1	A	MFP1	ADC1
71	PA.2	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH2	A	MFP1	ADC2
	I2S_MCLK	O	MFP2	I <sup>2</sup> S 主时钟.
72	PA.3	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH3	A	MFP1	ADC 3
	I2S_DI	I	MFP2	I <sup>2</sup> S 输入.
73	PA.4	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH4	A	MFP1	ADC4
	I2S_DO	O	MFP2	I <sup>2</sup> S输出
74	PA.5	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH5	A	MFP1	ADC 5
75	PA.6	I/O	MFP0	通用数字输入/输出管脚
	ADC_CH6	A	MFP1	ADC6.
76	PA.7	I/O	MFP0	通用数字输入/输出管脚

管脚号	管脚名称	管脚类型	MFP*	管脚描述
	ADC_CH7	A	MFP1	ADC 7
77	V <sub>DD12</sub>	A	MFP0	I/O 电源, DC 1.2V
78	PB.10	I/O	MFP0	通用数字输入/输出管脚
	SPI1_SS	O	MFP1	SPI1 片选.
	I2C1_SCL	O	MFP2	I2C1 时钟
	UART2_TXD	O	MFP3	UART2.发送
	PWM_CH0	I/O	MFP4	PWM0
79	PB.11	I/O	MFP0	通用数字输入/输出管脚
	SPI1_CLK	O	MFP1	SPI1 时钟
	I2C1_SDA	I/O	MFP2	I2C1 数据
	UART2_RXD	I	MFP3	UART2 接收
	PWM_CH1	I/O	MFP4	PWM1
80	PB.12	I/O	MFP0	通用数字输入/输出管脚
	SPI1_MOSI	O	MFP1	SPI1 主机输出从机输入
	USBH1_D+	I/O	MFP2	USB host-lite1 差分数据线 D+
	UART2_nCTS	I	MFP3	UART2.流控, 清除发送
	PWM_CH2	I/O	MFP4	PWM2
81	V <sub>DD</sub>	A	MFP0	I/O电源 DC 3.3V.
82	PC.11	I/O	MFP0	通用数字输入/输出管脚
	I2S_LRCLK	I/O	MFP1	I <sup>2</sup> S左右专用道时钟
	TM3_CNT_OUT	I/O	MFP2	Timer3计数输入或反转输出
	PWM_CH2	I/O	MFP3	PWM2
83	PC.12	I/O	MFP0	通用数字输入/输出管脚
	I2S_BCLK	I/O	MFP1	I <sup>2</sup> S 位时钟.

管脚号	管脚名称	管脚类型	MFP*	管脚描述
	TM3_EXT	I	MFP2	Timer3 捕获输入
	PWM_CH3	I/O	MFP3	PWM3
84	PC.13	I/O	MFP0	通用数字输入/输出管脚
	USBH2_D+	I/O	MFP1	USB host-lite 2差分信号 D+
85	PC.14	I/O	MFP0	通用数字输入/输出管脚
	USBH2_D-	I/O	MFP1	USB host-lite 2差分信号 D-
86	V <sub>DD</sub>	A	MFP0	电源DC 3.3V
87	LDO_CAP	A	MFP0	LDO 输出, 外接退藕电容
88	V <sub>SS</sub>	A	MFP0	地



4.3.4 GPIO 多功能管脚表

MPF0	MPF1	MPF2	MPF3	MPF4	Other	驱动电流
PA.0	ADC_CH0					2~16mA
PA.1	ADC_CH 1					2~16mA
PA.2	ADC_CH 2					2~16mA
PA.3	ADC_CH 3					2~16mA
PA.4	ADC_CH 4					2~16mA
PA.5	ADC_CH 5					2~16mA
PA.6	ADC_CH 6					2~16mA
PA.7	ADC_CH 7					2~16mA
PA.8	SPIM_SS	I2S_LRCLK	UART1_TXD			8mA
PA.9	SPIM_CLK	I2S_BCLK	UART1_RXD		SYSCFG[0]	8mA
PA.10	SPIM_MOSI	I2C1_SCL		SD_CLK	SYSCFG[1]	8mA
PA.11	SPIM_MISO	I2C1_SDA		SD_CMD		8mA
PA.12	SPIM_D2	TM0_CNT_OUT				8mA
PA.13	SPIM_D3	TM0_EXT		SD_nCD		8mA
PA.14		I2C0_SCL		SD_DAT0		4mA
PA.15		I2C0_SDA		SD_DAT1		4mA
PB.0		I2C0_SCL	UART0_TXD	SD_DAT2		4mA
PB.1		I2C0_SDA	UART0_RXD	SD_DAT3		4mA
PB.2	SPI0_SS			SD_CMD		4mA
PB.3	SPI0_CLK			SD_CLK	SYSCFG[2]	4mA
PB.4	SPI0_MOSI				SYSCFG[3]	4mA
PB.5	SPI0_MISO			SD_nCD		4mA
PB.6			UART1_TXD	SD_DAT0		4mA
PB.7			UART1_RXD	SD_DAT1		4mA
PB.8	USB_PWEN	TM1_CNT_OUT	UART1_nCTS	SD_DAT2		4mA
PB.9	USBH_OVD	TM1_EXT	UART1_nRTS	SD_DAT3		4mA
PB.10	SPI1_SS	I2C1_SCL	UART2_TXD	PWM_CH0		4mA
PB.11	SPI1_CLK	I2C1_SDA	UART2_RXD	PWM_CH1		4mA
PB.12	SPI1_MOSI	USBH1_D+	UART2_nCTS	PWM_CH2		8mA
PB.13	SPI1_MISO	USBH1_D-	UART2_nRST	PWM_CH3		8mA
PB.14	USBH1_D+	I2C1_SCL				8mA

PB.15	USBH1_D-	I2C1_SDA				8mA
PC.0	SD_CMD					8mA
PC.1	SD_CLK					8mA
PC.2	SD_nCD					8mA
PC.3						8mA
PC.4	SD_DAT0					8mA
PC.5	SD_DAT1					8mA
PC.6	SD_DAT2					8mA
PC.7	SD_DAT3					8mA
PC.8	I2S_MCLK					4mA
PC.9	I2S_DI	TM2_CNT_OUT	PWM_CH0			4mA
PC.10	I2S_DO	TM2_EXT	PWM_CH1			4mA
PC.11	I2S_LRCLK	TM3_CNT_OUT	PWM_CH2			4mA
PC.12	I2S_BCLK	TM3_EXT	PWM_CH3			4mA
PC.13	USBH2_D+					8mA
PC.14	USBH2_D-					8mA
PD.0		I2C0_SCL			ICE_CLK	4mA
PD.1		I2C0_SDA			ICE_DAT	4mA
PD.2					MIC1_P	2~16mA
PD.3					MIC1_N	2~16mA
PD.4					RLINEIN	2~16mA

### 4.3.5 GPIO 多功能管脚概述

MFP\* = 多功能管脚. (请参考SYS\_GP<sub>x</sub>\_MFPL 和 SYS\_GP<sub>x</sub>\_MFPH)

PA.0 MFP0 表示 SYS\_GPA\_MFPL[2:0]=0x0.

PA.9 MFP5 表示 SYS\_GPA\_MFPH[6:4]=0x5.

组	管脚名	GPIO	MFP*	类型	描述
ADC	ADC0_CH0	PA.0	MFP1	A	ADC0 模拟输入
	ADC0_CH1	PA.1	MFP1	A	ADC1模拟输入
	ADC0_CH2	PA.2	MFP1	A	ADC2模拟输入
	ADC0_CH3	PA.3	MFP1	A	ADC3模拟输入
	ADC0_CH4	PA.4	MFP1	A	ADC4模拟输入
	ADC0_CH5	PA.5	MFP1	A	ADC5模拟输入
	ADC0_CH6	PA.6	MFP1	A	ADC6模拟输入
	ADC0_CH7	PA.7	MFP1	A	ADC7模拟输入
CODEC	MIC1_P	PD.2	MFP1	A	Audio MIC1模拟正极输入
	MIC1_N	PD.3	MFP1	A	Audio MIC1模拟负极输入
	RLINEIN	PD.4	MFP1	A	音频右通道输入
I2C0	I2C0_SCL	PA.14	MFP2	I/O	I2C0时钟管脚
	I2C0_SCL	PB.0	MFP2	I/O	I2C0时钟管脚
	I2C0_SCL	PD.0	MFP2	I/O	I2C0时钟管脚
	I2C0_SDA	PA.15	MFP2	I/O	I2C0数据输入/输出管脚
	I2C0_SDA	PB.1	MFP2	I/O	I2C0数据输入/输出管脚
	I2C0_SDA	PD.1	MFP2	I/O	I2C0数据输入/输出管脚
I2C1	I2C1_SCL	PA.10	MFP2	I/O	I2C1时钟管脚
	I2C1_SCL	PB.10	MFP2	I/O	I2C1时钟管脚
	I2C1_SCL	PB.14	MFP2	I/O	I2C1时钟管脚
	I2C1_SDA	PA.11	MFP2	I/O	I2C1数据输入/输出管脚
	I2C1_SDA	PB.11	MFP2	I/O	I2C1数据输入/输出管脚
	I2C1_SDA	PB.15	MFP2	I/O	I2C1数据输入/输出管脚
I <sup>2</sup> S	I2S_MCLK	PA.2	MFP2	O	I <sup>2</sup> S主机时钟输出管脚
	I2S_MCLK	PC.8	MFP1	O	I <sup>2</sup> S 主机时钟输出管脚
	I2S_BCLK	PA.9	MFP2	I/O	I <sup>2</sup> S 位时钟管脚

组	管脚名	GPIO	MFP*	类型	描述
	I2S_BCLK	PC.12	MFP1	I/O	I <sup>2</sup> S 位时钟管脚
	I2S_LRCLK	PA.8	MFP2	I/O	I <sup>2</sup> S 左右通道管脚
	I2S_LRCLK	PC.11	MFP1	I/O	I <sup>2</sup> S 左右通道管脚
	I2S_DO	PA.4	MFP2	O	I <sup>2</sup> S 数据输出
	I2S_DO	PC.10	MFP1	O	I <sup>2</sup> S 数据输出
	I2S_DI	PA.3	MFP2	I	I <sup>2</sup> S 数据输入
	I2S_DI	PC.9	MFP1	I	I <sup>2</sup> S 数据输入
ICE	ICE_CLK	PD.0	MFP0	I	串口调试时钟管脚
	ICE_DAT	PD.1	MFP0	I/O	串口调试数据管脚
PWM	PWM_CH0	PB.10	MFP4	I/O	PWM 输出/捕捉输入管脚
	PWM_CH0	PC.9	MFP3	I/O	PWM 输出/捕捉输入管脚
	PWM_CH1	PB.11	MFP4	I/O	PWM 输出/捕捉输入管脚
	PWM_CH1	PC.10	MFP3	I/O	PWM 输出/捕捉输入管脚
	PWM_CH2	PB.12	MFP4	I/O	PWM 输出/捕捉输入管脚
	PWM_CH2	PC.11	MFP3	I/O	PWM 输出/捕捉输入管脚
	PWM_CH3	PB.13	MFP4	I/O	PWM 输出/捕捉输入管脚
	PWM_CH3	PC.12	MFP3	I/O	PWM 输出/捕捉输入管脚
SPIM	SPIM_SS	PA.8	MFP1	O	SPIM 从选择管脚
	SPIM_CLK	PA.9	MFP1	O	SPIM 串行时钟管脚
	SPIM_MOSI	PA.10	MFP1	I/O	SPIM MOSI (主出, 从入) 管脚
	SPIM_MISO	PA.11	MFP1	I/O	SPIM MISO (主入, 从出) 管脚
	SPIM_D2	PA.12	MFP1	I/O	SPIM 数据2
	SPIM_D3	PA.13	MFP1	I/O	SPIM 数据3
SPI0	SPI0_SS	PB.2	MFP1	O	SPI0 从选择管脚
	SPI0_CLK	PB.3	MFP1	O	SPI0 串行时钟管脚
	SPI0_MOSI	PB.4	MFP1	I/O	SPI0 MOSI (主出, 从入) 管脚
	SPI0_MISO	PB.5	MFP1	I/O	SPI0 MISO (主入, 从出) 管脚
SPI1	SPI1_SS	PB.10	MFP1	O	SPI1 从选择管脚
	SPI1_CLK	PB.11	MFP1	O	SPI1 串行时钟管脚
	SPI1_MOSI	PB.12	MFP1	I/O	SPI1 MOSI (主出, 从入) 管脚

组	管脚名	GPIO	MFP*	类型	描述
	SPI_MISO	PB.13	MFP1	I/O	SPI1 MISO (主入, 从出) 管脚
Timer	TM0_CNT_OUT	PA.12	MFP2	I/O	Timer0事件计数器输入/翻转输出管脚
	TM0_EXT	PA.13	MFP2	I	Timer0外部计数器输入管脚
	TM1_CNT_OUT	PB.8	MFP2	I/O	Timer1事件计数器输入/翻转输出管脚
	TM1_EXT	PB.9	MFP2	I	Timer1外部计数器输入管脚
	TM2_CNT_OUT	PC.9	MFP2	I/O	Timer2事件计数器输入/翻转输出管脚
	TM2_EXT	PC.10	MFP2	I	Timer2外部计数器输入管脚
	TM3_CNT_OUT	PC.11	MFP2	I/O	Timer3事件计数器输入/翻转输出管脚
	TM3_EXT	PC.12	MFP2	I	Timer3外部计数器输入管脚
UART0	UART0_RXD	PB.1	MFP3	I	UART0数据接收输入管脚
	UART0_TXD	PB.0	MFP3	O	UART0数据输出管脚
UART1	UART1_RXD	PA.9	MFP3	I	UART1数据接收输入管脚
	UART1_RXD	PB.7	MFP3	I	UART1数据接收输入管脚
	UART1_TXD	PA.8	MFP3	O	UART1数据输出管脚
	UART1_TXD	PB.6	MFP3	O	UART1数据输出管脚
	UART1_nCTS	PB.8	MFP3	I	UART1清零发送输入管脚
	UART1_nRTS	PB.9	MFP3	O	UART1请求发送输出管脚
UART2	UART2_RXD	PB.11	MFP3	I	UART2数据接收输入管脚
	UART2_TXD	PB.10	MFP3	O	UART2数据输出管脚
	UART2_nCTS	PB.12	MFP3	I	UART2清零发送输入管脚
	UART2_nRTS	PB.13	MFP3	O	UART2请求发送输出管脚
USB Host Lite	USB_PWEN	PB.8	MFP1	O	USB host 电流控制端
	USBH_VOD	PB.9	MFP1	I	USB host 总线过压检测
	USBH0_D+	PC.13	MFP1	A	USB host-lite 0差分信号 D+
	USBH0_D-	PC.14	MFP1	A	USB host-lite 0差分信号 D-
	USBH1_D+	PB.12	MFP2	A	USB host-lite 1差分信号 D+
	USBH1_D+	PB.14	MFP1	A	USB host-lite 1差分信号 D+
	USBH1_D-	PB.13	MFP2	A	USB host-lite 1差分信号 D-
	USBH1_D-	PB.15	MFP1	A	USB host-lite 1差分信号 D-
SDH	SD_CLK	PA.10	MFP4	O	SD/SDH 时钟

组	管脚名	GPIO	MFP*	类型	描述
	SD_CLK	PB.3	MFP4	O	SD/SDH 时钟
	SD_CLK	PC.1	MFP1	O	SD/SDH 时钟
	SD_CMD	PA.11	MFP4	O	SD/SDH 命令
	SD_CMD	PB.2	MFP4	O	SD/SDH 命令
	SD_CMD	PC.0	MFP1	O	SD/SDH 命令
	SD_nCD	PA.13	MFP4	I	SD/SDH 卡检测
	SD_nCD	PB.5	MFP4	I	SD/SDH 卡检测
	SD_nCD	PC.2	MFP1	I	SD/SDH 卡检测
	SD_DAT0	PA.14	MFP4	I/O	SD/SDH 数据0
	SD_DAT0	PB.6	MFP4	I/O	SD/SDH 数据0
	SD_DAT0	PC.4	MFP1	I/O	SD/SDH 数据0
	SD_DAT1	PA.15	MFP4	I/O	SD/SDH 数据1
	SD_DAT1	PB.7	MFP4	I/O	SD/SDH 数据1
	SD_DAT1	PC.5	MFP1	I/O	SD/SDH 数据1
	SD_DAT2	PB.0	MFP4	I/O	SD/SDH 数据2
	SD_DAT2	PB.8	MFP4	I/O	SD/SDH 数据2
	SD_DAT2	PC.6	MFP1	I/O	SD/SDH 数据2
	SD_DAT3	PB.1	MFP4	I/O	SD/SDH 数据3
	SD_DAT3	PB.9	MFP4	I/O	SD/SDH 数据3
	SD_DAT3	PC.7	MFP1	I/O	SD/SDH 数据3

表 4.3-1 NUC505 GPIO 多功能表

5 框图

5.1 NuMicro™ NUC505 功能框图




图 5.1-1 NuMicro™ NUC505功能框图

## 6 功能描述

### 6.1 ARM® Cortex®-M4 内核

Cortex®-M4处理器是32位可配置的多级流水线RISC处理器，其内置三个AMBA AHB-Lite 接口可以达到最好的并行处理性能，并包括NVIC组件。处理器配有可选硬件调试功能，可执行 Thumb指令并与其他Cortex-M 系列处理器兼容。支持两种模式-Thread 模式和Handler模式。意外时系统进入Handler模式。只能在handle 模式下处理意外返回。系统复位时，进入Thread模式。Thread模式也可由异常返回时进入。Cortex®-M4F具有Cortex®-M4处理器所有性能并另外包含浮点运算器。NUC505内置Cortex®-M4F处理器。在本文档中，所有名为Cortex®-M4的地方都指代Cortex®-M4 和Cortex®-M4F处理器。下图为处理器的功能控制图。




图 6.1-1 Cortex®-M4 模块框图

Cortex®-M4处理器特性:

- 低延时中断处理的低门数处理器内核, 支持:
  - ◆ Thumb指令集子集, 参看ARMv7-M架构参考手册
  - ◆ 堆栈指针(SP)



- ◆ 硬件整数除法指令，SDIV 和 UDIV
- ◆ Handler和 Thread模式
- ◆ Thumb和 Debug状态
- ◆ 支持LDM, STM, PUSH, POP可中断-连续指令，用于低延时中断
- ◆ 低延时中断服务处理程序(ISR)进入和退出时，自动保存和恢复处理器状态
- ◆ 支持ARMv6 大端字节保持不变或小端数据访问
- ◆ 支持ARMv6数据不对齐访问
- Cortex®-M4F中浮点运算单元(FPU)提供:
  - ◆ 用于单精度(浮点C)数据处理的32-位指令
  - ◆ 用于提高精度的乘法累加指令(融合MAC)
  - ◆ 为变换、加法、减法、乘法运算在硬件上提供可选的加法器,除法器 and 平方根器
  - ◆ 为反常值和所有IEEE 舍入模式提供硬件支持
  - ◆ 32个32-位单精度寄存器,同时也可以寻址为16个双字节(double-word) 寄存器
  - ◆ 分离式三级管道
- 嵌套向量中断控制器(NVIC)与处理器内核高度集成化,以实现低延时中断处理。特性包括:
  - ◆ 外部中断。可配置中断从1到240 (NUC505只有32个中断可配置)。
  - ◆ 位优先级，配置级别从位3到位7
  - ◆ 中断优先级动态可调
  - ◆ 通过使能优先或普通中断级别选择,可将优先级分组
  - ◆ 支持尾链(tail-chaining)和迟到中断处理,以实现背对背(back-to-back)中断处理从而无需在反复中断时不停进行保存和恢复的动作
  - ◆ 处理器状态会在中断入口时自动保存，在中断退出时自动恢复
  - ◆ 唤醒中断控制(WIC)，支持超低功耗睡眠模式
- 内存保护单元(MPU)。可选的MPU用于内存保护，包括:
  - ◆ 8个内存区
  - ◆ 子区禁用(SRD)，以支持内存区域的有效应用
  - ◆ 提供备份区用于生成默认内存表属性
- 低耗调试方法，特性有:
  - ◆ 调试可访问系统中所有内存和寄存器，包括内存映射设备、内核中止时内核寄存器以及SYSRESETn宣告有效时的调试控制寄存器
  - ◆ 支持串行线调试接口(SW-DP)或串行线JTAG调试接口(SWJ-DP)，NUC505只支持SW-DP

- ◆ 可选闪存地址重载和断点模块 (FPB) 用于实现断点和闪存地址重载
- ◆ 可选数据观测和跟踪模块 (DWT) 用于实现监视点、数据跟踪和系统性能测试和统计
- 总线接口：
  - ◆ 三条高级高性能Lite总线(AHB-Lite)接口： ICode, Dcode, 和 System bus 接口
  - ◆ 基于Advanced Peripheral Bus (APB)的Private Peripheral Bus (PPB)
  - ◆ 支持bit-band，包括bit-band读写操作
  - ◆ 内存访问地址对齐
  - ◆ 为写数据提供写缓存
  - ◆ 多处理器系统中支持独占访问

## 6.2 系统管理

### 6.2.1 概述

系统管理包括以下几个部分:

- 系统复位
- 系统内存映射
- 总线仲裁算法
- 全局控制寄存器
- 系统时钟 (Systick)
- 嵌套式向量中断控制器(NVIC)
- 系统控制寄存映射和描述

### 6.2.2 系统复位

- 硬件复位
  - 上电复位 (POR)
  - nRESET 引脚低电平复位 (nRST)
  - 看门狗复位 (WDT)
  - 低电压复位 (LVR)
- 软件复位
  - SYSRESETREQ (AIRCR[2])
  - CPU Reset (SYS\_IPRST0[0])
  - CHIPRST (SYS\_IPRST0 [1])

**注1:** SYSRESETREQ (AIRCR[2])可以复位整个芯片包括所有外围设备, 但是不复位 SPIM 功能、向量表映射设置模块和 PA.8~PA.15 多功能设置

**注2:** CPU Rest (SYS\_IPRST0[0]) 只可以复位 CPU

**注3:** CHIPRST (SYS\_IPRST0[1]) 可以复位整个芯片包括所有外设

### 6.2.3 系统上电设置

当芯片上电或是复位时需要配置上电设置让芯片进入指定状态。由于在复位期间每个引脚在上电设置时都有对应的内部上拉电阻，如果应用需要设置为0，那么在对应的引脚上需要增加合适的下拉。

PB.4	PB.3	PA.10	PA.9	描述	寄存器映射
1	1	1	1	从内部的 MCP SPI Flash 启动	SYS_BOOTSET[3:0]
1	1	1	0	从 USB 启动	SYS_BOOTSET[3:0]
1	1	0	1	从外部 SPI Flash 启动	SYS_BOOTSET[3:0]
1	0	1	1	从 ICP 模式启动	SYS_BOOTSET[3:0]
0	1	1	1	内部 SPI Flash SWD/ICE 模式	SYS_BOOTSET[3:0]
0	1	1	0	外部 SPI Flash SWD/ICE 模式	SYS_BOOTSET[3:0]

表 6.2-1 系统上电设置指南

### 6.2.4 系统电源分配

本芯片中电源分配分为五个部分：

- 由  $AV_{DDCODEC}$ ,  $AV_{DDHP}$ , 和  $AV_{SSHP}$  提供音频编码器电源，为音频编码工作提供电源
- 由  $AV_{DDADC}$  和  $AV_{SSADC}$  模数转换的电源，为ADC工作提供电源
- 由  $V_{DD}$  和  $V_{SS}$  提供的数字电源，提供一个固定的1.2V数字电源，用于数字部分和I/O 引脚工作
- $V_{BUS}$  提供给USB的电源，用于USB模块传输操作
- $V_{BAT}$  提供给电池的电源，用于RTC和80字节的备用寄存器

内部的电压调节器、LDO和 $V_{DD}$ ，要求在相应的引脚上外接电容，并尽量靠近引脚摆放。模拟电源 ( $AV_{DDCODEC}$  和  $AV_{DDADC}$ )要与数字电源( $V_{DD}$ )是同一个电压准位。下图列出NuMicro™ NUC505的电源分布。




图 6.2-1 NuMicro™ NUC505 电源分布框图

### 6.2.5 系统内存映射

NUC505提供了4G字节寻址空间。片内控制器的内存地址分配如表6.2-2所示。对片上外设的详细寄存器定义、内存空间和编程指南，将在每个章节中详细描述。NUC505只支持小端数据格式。

地址空间	符号	控制器
内存空间		

0x1FFF_0000 – 0x1FFF_7FFF	IBR_BA	内部启动 ROM (IBR) 内存空间
0x2000_0000 – 0x2000_7FFF	SRAM1_BA	SRAM1内存空间(32K 字节)
0x2000_8000 – 0x2000_FFFF	SRAM2_BA	SRAM2内存空间(32K 字节)
0x2001_0000 – 0x2001_7FFF	SRAM3_BA	SRAM3内存空间(32K 字节)
0x2001_8000 – 0x2001_FFFF	SRAM4_BA	SRAM4内存空间(32K 字节)
0x0000_0000 – 0x0FFF_FFFF	FLASH_BA	SPI Flash/ROM内存空间
<b>AHB外设控制器空间(0x4000_0000 ~0x4000FFFF)</b>		
0x4000_0000 – 0x4000_01FF	GCR_BA	全局控制寄存器
0x4000_0200 – 0x4000_02FF	CLK_BA	时钟控制寄存器
0x4000_7000 – 0x4000_7FFF	SPIM_BA	SPIM控制寄存器
0x4000_9000 – 0x4000_9FFF	USBD_BA	USB Device控制寄存器
0x4000_A000 – 0x4000_AFFF	SDH_BA	SDH控制寄存器
0x4000_B000 – 0x4000_BFFF	USBH_BA	USB Host控制寄存器
<b>APB控制器空间(0x400E_0000~0x400E_FFFF)</b>		
0x400E_1000 – 0x400E_1FFF	SPI1_BA	SPI1 主/从 控制寄存器(SPI1)
0x400E_2000 – 0x400E_2FFF	ADC_BA	ADC 控制寄存器
0x400E_3000 – 0x400E_3FFF	GPIO_BA	GPIO 控制寄存器
0x400E_4000 – 0x400E_4FFF	I2C0_BA	I2C0 接口 控制寄存器
0x400E_5000 – 0x400E_5FFF	I2C1_BA	I2C1 接口控制寄存器
0x400E_6000 – 0x400E_6FFF	PWM_BA	PWM 控制寄存器
0x400E_7000 – 0x400E_7FFF	RTC_BA	实时时钟(RTC)控制寄存器
0x400E_8000 – 0x400E_8FFF	I2S_BA	I <sup>2</sup> S控制寄存器
0x400E_9000 – 0x400E_9FFF	SPI0_BA	SPI0主/从 控制寄存器(SPI0)
0x400E_A000 – 0x400E_AFFF	Timer01_BA	Timer0/Timer1控制寄存器
0x400E_B000 – 0x400E_BFFF	Timer23_BA	Timer2/Timer3控制寄存器
0x400E_C000 – 0x400E_CFFF	UART0_BA	UART0控制寄存器(正常速度)
0x400E_D000 – 0x400E_DFFF	UART1_BA	UART1控制寄存器(高速)
0x400E_E000 – 0x400E_EFFF	UART2_BA	UART2控制寄存器(高速)
0x400E_F000 – 0x400E_FFFF	WDT_BA	WDT 接口控制寄存器
<b>系统控制器空间(0xE000_E000 ~ 0xE000_EFFF)</b>		
0xE000_E010 – 0xE000_E0FF	SCS_BA	系统计时器控制寄存器

0xE000_E100 – 0xE000_ECFF	SCS_BA	外部中断控制寄存器
0xE000_ED00 – 0xE000_ED8F	SCS_BA	系统控制寄存器

表 6.2-2片上控制器地址空间分配

### 6.2.6 SRAM 内存组织

NUC505内置128K 字节SRAM，SRAM分成四个bank：SRAM bank0、SRAM bank1、SRAM bank2和SRAM bank3。每个bank有32K字节地址空间，可以同时访问。

- 共支持128 K字节SRAM
- 支持字节/半字/字 写操作
- 支持固定32K字节SRAM banks独立访问
- 支持地址重映射到0x1FF0\_0000
- 使用向量重映射模块可以使128K字节SRAM任意内存块重映射到0x0000\_0000




图 6.2-2 SRAM 模块图

图 6.2-3列出NUC505的SRAM组织架构。M451中共有四个SRAM bank，每个bank可寻址范围为32K字节。bank0 地址空间从 0x2000\_0000 到 0x2000\_7FFF。bank1 地址空间从 0x2000\_8000 到

0x2000\_FFFF。Bank2 地址空间从 0x2001\_0000 到0x2001\_7FFF。Bank3 地址空间从 0x2001\_8000 到0x2001\_FFFF。

每个bank的地址可以从0x2000\_0000 映射到 0x1FF0\_0000。CPU可以通过地址0x2000\_0000 到 0x2000\_7FFF或0x1FF0\_0000 到 0x1FF0\_7FFF访问SRAM bank0，可以通过地址0x2000\_8000 到 0x2000\_FFFF 或 0x1FF0\_8000 到 0x1FF0\_FFFF访问SRAM bank1，可以通过地址0x2001\_0000 到 0x2001\_7FFF或0x1FF1\_0000 到 0x1FF1\_7FFF访问SRAM bank2，也可以通过地址0x2001\_8000 到 0x2001\_FFFF 或 0x1FF1\_8000 到 0x1FF1\_FFFF访问SRAM bank3。






图 6.2-3 SRAM内存组织架构

图 6.2-4为矢量表模块框图。128K字节SRAM中的任意一个内存块都能被重映射到SPI flash中其起始地址是0x0000\_0000。内存块的地址和大小有SYS\_RVMPADDR[31:0]和SYS\_RVMPLN[31:24]两个寄存器控制。SYS\_RVMPADDR 指示内存的起始地址，SYS\_RVMPLN表明内存块的大小（单位为1K字节）




图 6.2-4 矢量表模块框图

### 6.2.7 AHB 总线仲裁

NUC505内部总线是AHB-Compliant总线可以连接到标准的AHB主/从接口。NUC505的AHB仲裁机制为同时访问提供了两种仲裁算法可供选择。一种是固定优先级模式，另一种是循环优先级模式。通过SYS\_AHBCTL寄存器中PRISEL位选择相应的模式和类型。

#### 6.2.7.1 固定优先级模式

如果PRISEL = 0则为固定优先级模式。在AHB总线上片上主控模块的控制权的优先顺序如表6.2-3

优先级 (PRISEL = 0)	AHB 总线优先级
1 (最低)	Cortex-M4 I
2	Cortex-M4 D
3	Cortex-M4 System
4	SPIM
5	USBD
6	USBH
6	SDH
8 (最高)	I <sup>2</sup> S

表 6.2-3固定优先级模式下AHB总线优先级顺序 如果两个或是更多的主控模块同时请求访问AHB总线时，高优先级则被允许访问AHB总线。

优先级 (PRISEL = 0)	AHB 总线优先级
1 (最低)	Cortex-M4 I
2	Cortex-M4 D
3	Cortex-M4 System
4	SPIM
5	USBD
6	USBH
6	SDH
8 (最高)	I <sup>2</sup> S

表 6.2-3固定优先级模式下AHB总线优先级顺序

在固定优先级中SPI flash控制器通常是最低优先级（除CPU接口外）。NUC505提供一种机制可提高CPU请求为最高优先级。如果CPUHPRI位（SYS\_AHBCTL控制寄存器bit4）置1，在没有屏蔽外部IRQ时PRISTS位（SYS\_AHBCTL控制寄存器bit5）会自动置1。在这种情况下，ARM核成为最高优先级访问AHB总线。

程序员可以通过写1到PRISTS恢复原始优先级顺序。比如这个动作在中断服务程序结束时。注在CPUHPRI为1时PRISTS只能通过外部中断自动置1。这个并不影响程序员直接向PRISTS写1来提高ARM核的优先级。

### 6.2.7.2 循环优先级模式

如果PRISEL = 1则为循环优先级模式。AHB总线仲裁机制使用循环方法让每个主控模块按顺序获得使

用权。也就是说请求者在获得访问权限后由最高优先级变成最低优先级。

### 6.2.7.3 循环规则举例

在AHB主控总线上默认优先级顺序是：I<sup>2</sup>S>SDH > USBH > USBD > SPIM > M4(S) > M4(D) > M4(I).

### 6.2.8 系统定时器 (SysTick)

Cortex-M4 内置了一个系统定时器：SysTick。SysTick 提供一种简单的24位写清零、递减、自装载同时具有可灵活控制机制的计数器。该计数器可用作实时操作系统(RTOS) 的滴答定时器或一个简单的计数器。

当系统定时器使能后，将从 SysTick 的当前值寄存器 (SYST\_CVR) 的值向下计数到0，并在下一个时钟周期，重新加载 SysTick 重新加载值寄存器 (SYST\_RVR) 的值，然后再随时钟递减。当计数器减到0时，标志位COUNTFLAG置位，读 COUNTFLAG 位使其清零。

复位后，SYST\_CVR的值是未知的。使能前，软件应该向寄存器写入值清零。这样确保定时器使能时以SYST\_RVR的值开始计数，而非任意值。

若SYST\_RVR的值为0，在重新加载后，定时器将保持当前值0。这个功能可以在计数器使能后用来禁用的独立功能。

详情请参考“ARM® Cortex™-M4 Technical Reference Manual”与“ARM® v6-M Architecture Reference Manual”

### 6.2.9 嵌套向量中断控制器(NVIC)

NVIC与处理器内核接口的紧密耦合，能够使中断低延时处理以及后到的中断有效处理。NVIC保持了堆栈，嵌套，中断来使能链尾中断。虽然只能在优先模式下完全访问NVIC，但在用户模式下，如果使能了配置和控制的相关寄存器，也可以产生中断进入挂起状态。任何其它用户模式下访问会导致总线故障。除有特别说明之外，用户可以使用字节，半字，字的方式访问所有的NVIC寄存器。NVIC寄存器都放在SCS(系统控制位置)的里面。所有的NVIC寄存器和系统调试寄存器都是低字节序而不管处理器的字节顺序状态。

NVIC主要特点有:

- 可实现定义的中断数量，范围在1-240个中断。
- 每个中断有可配置的0到15级的优先级，级数越高，优先级就越低，0级为最高中断优先级。
- 电平和脉冲侦测中断信号
- 动态重新分配中断的优先级
- 组优先级和子优先级域设置组优先级
- 链尾中断
- 外部的不可屏蔽中断
- 中断唤醒控制器(WIC)支持超低功耗模式

处理器在异常发生时自动压栈保存状态，异常离开时自动出栈恢复状态，而且不需要额外的指令。该机制使异常低延时处理。

#### 6.2.9.1 异常模式和系统中断映射

下表列出了NUC505系列支持的异常模式。所有的中断以及部分异常有16级的优先等级设置。最高优先等级可以配置为“0x00”，最低优先等级可以配置为“0xF0”(低4位一直为0)。所有可配置的中断默认优先等级为“0x00”。优先等级“0”在系统中是第4级优先级，仅次于3个系统异常“Reset”，“NMI”和“Hard Fault”。

当接收到中断时，处理器将自动从内存中的向量表获取中断服务程序(ISR)的起始地址。在系统复位时，向量表地址固定在0x00000000。特权模式下可以改变VTOR，来重新安置向量表的起始地址到不同的内存位置，可安置的范围为0x00000080到0x3FFFFFF80。

向量表包括复位后堆栈指针的初始值和所有异常处理器的入口地址。下面的向量号表示进入向量表的顺序。与异常处理入口相关的向量表如下部分描述。

异常类别	向量号	向量地址	优先级
Reset	1	0x00000004	-3
NMI	2	0x00000008	-2
Hard Fault	3	0x0000000C	-1
Memory Manager Fault	4	0x00000010	可配置
Bus Fault	5	0x00000014	可配置
Usage Fault	6	0x00000018	可配置
Reserved	7 ~ 10		保留
SVCall	11	0x0000002C	可配置
Debug Monitor	12	0x00000030	可配置
Reserved	13		保留
PendSV	14	0x00000038	可配置
SysTick	15	0x0000003C	可配置
Interrupt (IRQ0 ~ IRQ31)	16 ~ 47	0x00000000 + (Vector Number)*4	可配置

表 6.2-4 异常模型

向量号	中断号 (中断寄存器中对应位)	中断名称	中断描述
0 ~ 15	-	-	系统异常
16	0	PWR_INT	上电中断
17	1	WDT_INT	看门狗定时器中断
18	2	Reserved	保留
19	3	I2S_INT	I <sup>2</sup> S 中断
20	4	EINT0_INT	外部GPIO Group 0 中断
21	5	EINT1_INT	外部GPIO Group 1 中断
22	6	EINT2_INT	外部GPIO Group 2 中断
23	7	EINT3_INT	外部GPIO Group 3 中断
24	8	SPIM_INT	SPIM 中断
25	9	USBD_INT	USB Device 20 中断
26	10	TM0_INT	Timer0中断
27	11	TM1_INT	Timer1中断

28	12	TM2_INT	Timer2中断
29	13	TM3_INT	Timer3中断
30	14	SDH_INT	SDH中断
31	15	PWM0_INT	PWM0中断
32	16	PWM1_INT	PWM1中断
33	17	PWM2_INT	PWM2中断
34	18	PWM3_INT	PWM3中断
35	19	RTC_INT	实时时钟中断
36	20	SPI0_INT	SPI0中断
37	21	I2C1_INT	I2C1中断
38	22	I2C0_INT	I2C0中断
39	23	UART0_INT	UART0中断
40	24	UART1_INT	UART1中断
41	25	ADC_INT	ADC中断
42	26	wwdt_INT	窗口看门狗定时器中断
43	27	USBH_INT	USB Host 1.1中断
44	28	UART2_INT	UART2中断
45	29	LVD_INT	低电压检测中断
46	30	SPI1_INT	SPI1中断
47	31	Reserved	保留

表 6.2-5 中断号表

### 6.2.9.2 操作描述

通过写相应中断的使能寄存器或清除使能寄存器的相关位，可以使能 NVIC 中断或禁用 NVIC 中断，使能寄存器通过写 1 使能和清除使能寄存器写 1 清除使能，读取两寄存器都返回当前相应中断的使能状态。当中断禁用时，中断声明将使中断挂起，因此中断不被激活，如果在禁用时中断被激活，该中断就保持在激活状态，直到通过复位或异常返回来时清除。清使能位可以阻止新的相应中断被激活。

NVIC 中断可以使用互补的寄存器对来挂起/取消挂起以使能/禁用这些中断，这些寄存器分别为 Set-Pending 寄存器与 Clear-Pending 寄存器，可以写 1 使能和写 1 禁用，读取两寄存器都返回当前相应中断的状态。寄存器 Clear-Pending 在中断响应时的不影响执行状态。

可以通过更新32位寄存器中的8位字段来设置NVIC 中断的优先级（每个寄存器支持4个中断）。

与 NVIC 相关的通用寄存器都可以在系统控制空间的一块内存区域中访问，下一节将作出描述。

## 6.3 时钟控制器

### 6.3.1 概述

时钟控制器为整个芯片提供时钟源。包括AHB、APB时钟和所有外设时钟，比如USB设备，USB主机，UART等等。有两路PLL时钟分别是PLL和APLL来源于外部HXT时钟输入。PLL为处理器工作提供内部高速时钟频率，APLL可以产生更精确地频率为音频解码提供时钟。他们还实现了功率控制功能,包括单独的时钟打开或关闭控制寄存器、时钟源选择器和分频器。这些功能使额外功耗得到了最小化让芯片运行在合理的状态。在掉电模式下，时钟控制器会关闭外部高速晶振和内部，以降低整个系统功耗



6.3.2 时钟框图




图 6.3-1 时钟发生器全局框图

### 6.3.3 时钟发生器

时钟发生器由如下4个时钟源组成：

- 实时时钟源(RTC\_CLK)可以选择外部32.768 kHz低速晶振（LXT）或是内部32.768 kHz低速RC振荡器(LIRC)
- 外部12 MHz高速晶振(HXT)
- 可编程的系统PLL输出时钟频率(PLL\_FOUT)
- 可编程的音频PLL输出时钟频率(APLL\_FOUT)




图 6.3-2时钟发生器框图

外部晶振和两个电容是连接到“XT1\_IN / X32\_IN”和 pad “XT1\_OUT / X32\_OUT”引脚上。两个电容值可能随不同的晶振而改变。相应晶振振荡器必须要选着与之相应的电容值和电阻值。下面是我们推荐电容值和电阻值。

晶振振荡器	电容值	电阻值
12 MHz	20pF	1 MΩ
32.768 kHz	33pF	10 MΩ

表 6.3-1 推荐电容值和电阻值




图 6.3-3 晶振振荡电路

### 6.3.4 掉电模式时钟

当芯片进入掉电模式，系统时钟和一些时钟源以及一些外设时钟将被关闭。也有一些时钟源与外设时钟仍在工作。

如下时钟仍在工作：

- 时钟发生器
  - ◆ 32.768 kHz内部低速RC振荡器(LIRC)
  - ◆ 32.768 kHz外部低速晶振时钟(LXT)

在掉电模式，如果发生唤醒事件，被关闭的时钟在 PDWKPSC (CLK\_PWRCTL[23:8]) x 256 HXT 周期内将重新开启

## 6.4 通用 I/O (GPIO)

### 6.4.1 概述

NUC505 系列多达52个通用I/O管脚和其他功能管脚共享，这取决于芯片的配置。52个管脚分配在PA, PB, PC和PD四个端口上。PA和PB有16个管脚，PC有15个管脚，PF有5个管脚。每个管脚都是独立的，都有相应的寄存器位来控制管脚功能模式与数据。

I/O管脚的I/O类型可由软件独立地配置为输入或推挽式的输出模式。复位之后，所有管脚的 I/O 管脚为输入模式没有使能上拉和下拉（除PB.2上拉使能）。每个I/O管脚有一个上拉电阻接到VDD 上和一个下拉电阻接到VSS上其阻值为40K~50K。用户可以设置Px\_PUEN去控制I/O脚连接上拉或是下拉。




图 6.4-1 I/O 引脚模块框图

### 6.4.2 特性

- 二种 I/O 模式:
  - 推挽输出
  - 高阻态输入
- CMOS/施密特触发输入选择（参考6.2.9章节的SYS\_GPAIBE寄存器）
- I/O可以配置为边沿触发的中断源

- I/O引脚内部有独立的上拉电阻和下拉电阻
- 使能管脚中断功能将也使能了唤醒功能。

## 6.5 定时器控制器 (TIMER)

### 6.5.1 概述

定时器控制器有4个 32-位定时器, TIMER0 ~ TIMER3, 提供用户便捷的计数定时功能。定时器可执行很多功能, 如频率测量, 时间延迟, 时钟发生, 外部输入管脚事件计数和外部捕捉管脚脉宽测量等。

### 6.5.2 特性

- 4 个 32-位定时器, 带24位向上计数器和一个8位的预分频计数器
- 每个定时器都有独立的时钟源
- 提供 单次, 周期, 切换 和 连续 四种计数操作模式
- 溢出周期 = (定时器时钟周期) \* (8-位分频器值+1) \* CMPDAT (TIMERx\_CMP[23:0])
- 最大计数周期 =  $(1 / T \text{ MHz}) * (2^8) * (2^{24})$ , T 是定时器时钟周期
- 通过TIMERx\_CNT (定时器数据寄存器)可读取内部 24 位向上计数器的值
- 支持外部管脚(TM0\_CNT\_OUT~TM3\_CNT\_OUT)事件计数功能
- 支持外部管脚(TM0\_EXT~TM3\_EXT)捕捉, 可用于脉宽测量
- 支持外部管脚(TM0\_EXT~TM3\_EXT)捕捉, 可用于复位24位向上计数器
- 如果定时器中断信号产生, 支持芯片从掉电模式和深度掉电唤醒

## 6.6 PWM 发生器和捕捉定时器 (PWM)

### 6.6.1 概述

NUC505 系列有一路 PWM 发生器，支持 4 通道 PWM 输出或 4 通道输入捕捉功能，管脚共用 (PWM\_CH0/ PWM\_CH1, PWM\_CH2/PWM\_CH3)。

PWM 发生器有 16 位 PWM 计数器和比较器，PWM 发生器支持 2 种标准的 PWM 输出模式：独立模式和带 8 位死区控制的互补模式。每种模式能象定时器和事件计数器一样独立应用。对 PWM 计数器的时钟频率范围有 8 位预分频器和 5 级 (1, 1/2, 1/4, 1/8, 1/16) 时钟除法器来进行调节。对每个 PWM 输出控制单元都支持极性反向功能。

PWM 发生器也支持输入捕捉功能。当输入通道有上升变化，下降变化或两种变化发生时，锁存 PWM 计数器的值到相应的寄存器中。

输入捕捉功能使能后，当输入通道有上升变化产生时，锁存 PWM 计数器的值到 RCAPDATn 寄存器，当输入通道有下降变化产生时，锁存 PWM 计数器的值到 FCAPDATn 寄存器。捕捉通道 0 的中断通过程序设定 CRLIEN0 (PWM\_CAPCTL01[1]) (上升捕捉中断使能) 和 CFLIEN0 (PWM\_CAPCTL01[2]) (下降捕捉中断使能) 的值来决定中断触发的条件。捕捉通道 1 的中断通过程序设定 CRLIEN1 (PWM\_CAPCTL01[17]) (上升捕捉中断使能) 和 CFLIEN1 (PWM\_CAPCTL01[18]) (下降捕捉中断使能) 的值来决定中断触发的条件。捕捉 2 和 3 通道也一样要设定 CRLIEN2 (PWM\_CAPCTL23[1]), CFLIEN2 (PWM\_CAPCTL23[2]) 和 CRLIEN3 (PWM\_CAPCTL23[17]), CFLIEN3 (PWM\_CAPCTL23[18]) 相应的值。每当捕捉通道 0/1/2/3 产生中断时，PWM 计数器 0/1/2/3 将会对应重置。

PWM 发生器仅有 4 个中断，PWM0 和捕捉 0 共享同一中断，PWM1 和捕捉 1 共享同一中断，其它的也是一样，因此 PWM 功能和捕捉功能在同一通道上无法同时应用。

### 6.6.2 特性

#### 6.6.2.1 PWM 功能描述

- 支持 4 通道 16 位分辨率 PWM 输出
- 支持 8-位预分频和时钟除法器
- 支持 4 个 PWM 中断源
- 支持 单次或自动加载 PWM 计数器操作模式
- 支持 8 位死区控制

#### 6.6.2.2 捕捉功能描述

- 支持 4 通道 6 位分辨率输入捕捉
- 支持 上升沿或下降沿捕捉
- 支持 4 个捕捉中断源

## 6.7 看门狗定时器 (WDT)

### 6.7.1 概述

当系统运行到一个未知状态时，通过看门狗定时器使系统复位，可以预防系统进入到无限期的死循环。此外，该看门狗定时器支持系统从掉电状态唤醒功能。

### 6.7.2 特性

- 18位的向上计数器设定看门狗定时器溢出时间间隔
- 溢出时间间隔( $2^4 \sim 2^{18}$ )个WDT\_CLK时钟周期可选，如WDT\_CLK = 32 kHz，那么溢出时间间隔是32.5 ms ~ 8.224 s
- 系统复位保持时间( $1 / \text{WDT\_CLK}$ ) \* 63
- 支持看门狗定时器复位延时，有 1026、130、18 或 3 个WDT\_CLK 延时时间.
- 当看门狗时钟源选择32 kHz，看门狗定时器支持唤醒功能



## 6.8 窗看门狗定时器 (WWDT)

### 6.8.1 概述

窗看门狗定时器(WWDT)用于在一个窗口时间内执行窗看门狗复位，以防止程序在不可预知条件下跑到一个不可控的状态。

### 6.8.2 特性

- 6位向下计数器CNTDAT (WWDT\_CNT[5:0]) 和6位比较值CMPDAT(WWDT\_CTL[21:16])，使得窗口期更加灵活。
- 最多 11-位 WWDT时钟预分频器PSCSEL (WWDT\_CTL[11:8]) 去设置WWDT溢出区间值

## 6.9 实时时钟 (RTC)

### 6.9.1 概述

当系统断电时实时时钟 (RTC) 控制器有独立的电源供电。RTC用外部的32.768 kHz晶振(LXT)或内部(LIRC), 提供报时时标信号和闹铃中断, 时间及日历等信息的表示格式为BCD 码。可对外接晶振 (LXT) 或内部振荡器 (LIRC)的频率精度进行数字频率补偿。

RTC控制器也提供32个字节的备用寄存器用于存储用户的重要信息

唤醒信号可以用于系统从尝试掉电模式唤醒。

### 6.9.2 特性

- 支持时间计数器 RTC\_TIME (时, 分, 秒) 和日期 计数器 RTC\_CAL (年, 月, 日) RTC 时间和日期校对
- 支持闹铃时间(时, 分, 秒)和日期 (年, 月, 日) 设置 RTC\_TALM 和 RTC\_CALM
- 可选择12-小时或 24-小时制式,参看RTC\_CLKFMT寄存器
- 支持闰年自动识别,参看RTC\_LEAPYEAR寄存器
- 支持 星期计数, 参看RTC\_WEEKDAY寄存器
- 支持RTC时钟源频率补偿功能, 参看RTC\_FREQADJ寄存器
- 所有时间、日期的数据格式为BCD码
- 支持 8种 RTC中时标周期间隔选择1/128, 1/64, 1/32, 1/16, 1/8, 1/4, 1/2 和 1 秒
- 支持 RTC 报时和闹铃中断
- RTC中断信号支持芯片从空闲和掉电模式唤醒
- 支持32字节备用寄存器用RTC外部电源供电保存

## 6.10 串口控制器 (UART)

### 6.10.1 概述

NUC505系列提供3个通用异步串行接口(UART)。UART控制器支持标准速度UART, 并提供流量控制。UART控制器的接收过程是把外设的串行数据转为并行数据, 发送过程是把CPU的并行数据转成串行数据发送出去。每个UART通道支持10种类型的中断。UART控制器还支持IrDA SIR,RS-485和波特率自动测量功能。

### 6.10.2 特性

- 全双工, 异步通讯口
- 独立的接收/发送16/16(UART0)/ / 64/64(UART1 和 UART2)字节FIFO
- 支持硬件自动流控制( nCTS 和nRTS)仅 UART1 和 UART2
- 接收缓存触发等级的数据长度可设
- 支持每个通道波特率可单独设置
- 支持nCTS和 RX 数据触发唤醒功能
- 支持 8位接收缓存定时溢出检测功能
- 通过设置寄存器DLY (UA\_TOR [15:8]), 可配置两个数据之间 (从上一个stop 位到下一个start 位) 的传送时间间隔
- 支持波特率自动侦测
- 支持break error, frame error, parity error和收/发缓冲区溢出检测等功能
- 可编程串行接口特性
  - 数据位长度可设为5~8位
  - 可编程校验, 包括奇、偶、无校验, 或固定校验位生成和检测
  - 可设置停止位长度为1位, 1.5位或2位
- 支持IrDA SIR 功能模式
  - 标准模式下支持3/16位宽功能
- 支持LIN 功能模式(UART1和UART2支持)
  - 支持LIN 主/从模式
  - 传输中支持break生成功能可设
  - 支持接收器break检测功能
- 支持RS-485模式
  - 支持RS-485 9-位模式
  - 支持软硬件控制nRTS管脚, 用于控制RS-485传送方向

## 6.11 I<sup>2</sup>C 串行接口控制器 (主机/从机)

### 6.11.1 概述

I<sup>2</sup>C 是双线，双向串行总线，通过简单有效的连线方式实现设备间的数据交换。I<sup>2</sup>C标准是多主机总线，包括冲突检测和仲裁，以防止在两个或多个主机同时尝试控制总线时发生数据损坏。

在I<sup>2</sup>C总线上，数据通过时钟线SCL和数据线SDA在主从机间逐字节同步传送。每个字节数据长度是8位。一个SCL 时钟脉冲传输一个数据位，数据由最高位MSB 开始传输，每个字节传输后跟随一个应答位。每个位在SCL 为高时采样，因此，SDA 线可能在SCL 为低时改变，但在SCL 为高时必须保持稳定。当SCL 为高时，SDA 线上的跳变视为一个命令(START or STOP) 更多关于I<sup>2</sup>C总线时序的细节请参考下图。




图 6.11-1 I<sup>2</sup>C 总线时序

片上I<sup>2</sup>C外设提供了一个符合I<sup>2</sup>C总线规范的串行接口。I<sup>2</sup>C端口自动处理字节传输。通过设置寄存器I2CEN (I2C\_CTL[6])为'1'可使能该端口。I<sup>2</sup>C 硬件接口通过数据线SDA 和时钟线 SCL两个管脚连到I<sup>2</sup>C总线。I<sup>2</sup>C操作两个管脚需要上拉电阻，为开漏脚，当I/O 管脚作为I<sup>2</sup>C 端口使用时，用户必须先设定I/O 管脚为I<sup>2</sup>C功能。

### 6.11.2 特性

NUC505 系列提供2通道I<sup>2</sup>C总线. I2C通过SDA 及SCL两条线与连接在总线上的设备传输信息总线的主要特征有:

- 支持主机/从机模式和广播模式
- 主从机之间双向数据传输
- 总线支持多主机
- 多主机间同时传输数据仲裁, 避免总线上串行数据损坏
- 总线采用串行同步时钟, 可实现设备之间以不同的速率传输
- 串行时钟同步可用握手方式去暂停和恢复串行传输
- 内建14位溢出定时器, 当I2C总线中止且定时器溢出, 产生I2C中断.
- 可配置不同时钟以适用于可变速率控制
- 支持7位从地址模式
- 支持支持多地址识别 (4组从机地址带屏蔽选项)
- 支持地址匹配唤醒功能

## 6.12 串行外围设备接口(SPI)

### 6.12.1 概述

串行外围设备接口(SPI)是一个工作于全双工模式的同步串行数据通讯协议。设备可工作在主/从模式，利用4线双向接口相互通讯。NUC505系列包含2组SPI控制器，当从一个外围设备接收数据时，SPI执行串-并的转换，而在数据向外围设备发送时执行并-串-并的转换。每组SPI控制器可以配置为主设备或从设备。

### 6.12.2 特性

- 支持主机和从机工作模式
- 一个事务传输的数据长度可配置为8到32位
- 提供独立的8级深度发送和接收FIFO缓存
- 支持MSB或LSB优先传输
- 支持字节重排序功能
- 支持PDMA传输
- 支持三线，没有从机片选信号的双向接口
- 多达2组 SPI 控制器

## 6.13 SPI 同步串行接口控制器 (主机模式, SPIM)

### 6.13.1 概述

当从一个外围设备接收数据时，SPI同步串行接口控制器执行串-并的转换，而在收到CPU数据后执行并-串的转变。该控制器可以驱动两个外设（内嵌的SPI Flash或外部的SPI Flash），扮演SPI主机的角色。当数据传输完成，它可以产生中断信号，并且可以通过写1来清除中断标志。从机片选的有效电平根据外设可以选择低或高电平有效。写一个分频值到SPIM\_CTL1寄存器可以设置串行输出时钟的频率。该控制器包含4个32位发送/接收缓存，可以提供1到4个突发操作模式。每次传输的位数可以是8, 16, 24, 或 32。一次传输中最大可以连续发送/接收四个数据。

### 6.13.2 特性

- 支持 SPI 主机模式
- 支持 DMA 模式 (DMA 写 和 DMA 读)，直接内存映射模式 (DMM)，和I/O 模式
- 每笔传输数据可以是8, 16, 24, 或 32位宽度
- 支持标准 (1-bit), dual (2-bit), 和 quad (4-bit) I/O 传输模式
- 提供突发操作模式，一次传输中最大可以连续发送/接收四个数据。
- 两个从机/设备片选（内嵌的SPI Flash或外部的SPI Flash）
- 采用统一时钟的全同步设计架构

## 6.14 带内部音频编解码的I<sup>2</sup>S 控制器 (I<sup>2</sup>S)

### 6.14.1 概述

该I<sup>2</sup>S控制器由到内部音频编解码或支持使用外部音频编解码的I2S协议接口组成。两个 16 字的 FIFO 分别用于接收和发送通道，可以处理8, 16, 24, 或 32位字大小的采样。

内部音频编解码的结构是一个delta-sigma的24位CODEC，带麦克风输入、线路输入、和耳机输出。

### 6.14.2 特性

#### I<sup>2</sup>S 控制器

- 支持主机模式和从机模式
- 可处理 8, 16, 24 和 32位字大小采样
- 支持单声道和立体声的音频数据
- 支持 I<sup>2</sup>S 和 MSB 对齐数据格式
- 支持 PCM-A 和 PCM-B 数据格式
- 提供两个 16 字的 FIFO 分别用于接收和发送
- 当缓存超过可编程边界时，产生中断请求
- 支持 TX DMA 功能用于发送和RX DMA 功能用于接收
- 支持 RX 数据功率测量
- 支持连接到外部音频编解码器

#### 内部 CODEC

- 支持单声道麦克风输入和立体声音频线路输入
- 支持立体声耳机输出
- 支持立体声和单声道模式
- ADC特性
  - 总谐波失真与噪音 (THD+N): -80 dB
  - 动态范围 (DR) 和 信噪比 (SNR): 90 dB (A-Weighted)
- DAC特性 (带 32Ω 负载耳机输出)
  - 总谐波失真与噪音(THD+N): -60 dB
  - 动态范围 (DR) 和 信噪比 (SNR): 93 dB (A-Weighted)
- 支持采样率 8 kHz, 11.025 kHz, 12 kHz, 16 kHz, 22.05 kHz, 24 kHz, 32 kHz, 44.1 kHz, 48 kHz, 和 96 kHz



## 6.15 USB 2.0设备控制器(USBD)

### 6.15.1 概述

USB设备控制器接口含AHB总线和UTMI总线。USB控制器包含AHB主机接口和AHB从机接口。CPU通过AHB从机接口编程USB控制器寄存器。对于IN或OUT传输，USB设备控制器需要通过AHB主机接口写数据到内存或从内存读数据。USB设备控制器与USB2.0规范兼容，除控制端点外，它包含12个可配置的端点。这些端点可以配置为批量，中断或等时传输。USB控制器有一个内建的DMA来减轻CPU的负担。

### 6.15.2 特性

- 兼容USB 2.0版本规范
- 除控制端点外，支持12个可配置的端点。
- 每一个端点可以是同步，批量或中断传输，方向可以是IN或OUT。
- IN端点的三种不同的操作模式— 自动确认模式, 手动确认模式, Fly 模式
- 支持 DMA 操作
- 2048字节可配置RAM 用于端点缓存
- 支持端点最大包大小到1024字节

## 6.16 USB 1.1 Host 控制器 (USBH)

### 6.16.1 概述

NUC505 系列包含一个 USB 1.1 Host 控制器 (USBH)，支持开放主机控制接口(OpenHCI, OHCI) 规范，提供寄存器级的控制操作，可以管理USB从机和数据传输。

USB主机控制器内部包含一个根Hub端口，一个可以在内存和USB总线上实时传输数据的DMA通道，以及端口电源控制和过流检测的功能。

USB主机控制器可以检测USB从设备的插拔操作，控制数据传输，收集状态使能USB总线，对插入的从机提供电源控制和过流检测功能。

### 6.16.2 特性

- 支持通用串行总线 (USB) 标准1.1。
- 支持开放主机控制接口(OpenHCI) 标准 1.0。
- 支持全速 (12Mbps) 和低速 (1.5Mbps) 两种USB 设备。
- 支持控制传输，批量传输，中断传输和同步传输。
- 内部根 Hub。
- LQFP48 或 LQFP64封装有一个USB主机接口， QFN88封装有两个USB主机接口。
- 提供端口电源控制和过流检测功能。
- 提供实时数据传输的DMA功能。

## 6.17 安全数字主控制器(SDHC)

### 6.17.1 概述

安全数字主控制器 (SDH Controller)包含一个DMAC单元 (直接内存存取控制器)和一个SD单元。DMAC单元在系统内存和共享缓存 (128 字节) 之间提供DMA (直接内存存取)功能, SD单元控制SD/SDHC/MMC的接口。SD控制器支持SD/SDHC/MMC接口, 并且可以通过DMAC来实现卡片与系统内存之间的快速传输。

### 6.17.2 特性

- 支持一个DMA通道。
- 支持硬件Scatter-Gather 功能。
- 提供一个128 字节 大小的共享缓存用来在卡片和系统内存之间传递数据
- 提供DMAC寄存器读写和数据传输接口。
- 支持SD/SDHC/MMC 卡。
- 系统时钟HCLK频率需要高于SDHC时钟频率

## 6.18 12位模数转换器 (ADC)

### 6.18.1 概述

NUC505系列包含一个12位的逐次逼近式的模数转换器 (ADC)，有八个单端输入通道(ADC\_CH0, ADC\_CH1, ... ADC\_CH7). ADC\_CH0 内部有一个 10 kΩ 电阻分压用来做电池检测。ADC\_CH2 也支持键盘比较器功能。用户可以通过设定SWTRG (ADC\_CTL[0])来控制AD转换

### 6.18.2 特性

- 模拟电压输入范围:  $0 \sim AV_{DDADC}$ .
- 12-bit 解析度 10-bit 精度保证.
- 多达8路的单端输入通道
- ADC 时钟最高可达 16 MHz.
- ADC\_CH1 通道最高可达1 MSPS的采样率.
- ADC\_CH2, ...ADC\_CH7 通道最高可达200 kSPS的采样率.
- ADC内部采样时间可配置.
- 支持键盘比较器 (ADC\_CH2).
- 内建 10 kΩ 电阻分压用作电池检测 (ADC\_CH0).

## 7 电气特性

### 7.1 绝对最大额定值

符号	参数	最小值	最大值	单位
$V_{DD} - V_{SS}$	直流电源电压	-0.3	+4.0	V
$V_{IN}$	输入电压	$V_{SS} - 0.3$	$V_{DD} + 0.3$	V
$1/t_{CLCL}$	振荡器频率		12	MHz
$T_A$	工作温度	-40	+85	°C
$T_{ST}$	贮存温度	-55	+150	°C
$I_{DD}$	$V_{DD}$ 最大流入电流	-	160	mA
$I_{SS}$	$V_{SS}$ 最大流出电流		160	mA
$I_{IO}$	单一 I/O 管脚最大灌电流		I/O pin[*2, 3, 4]	mA
	单一 I/O 管脚最大拉电流		I/O pin[*2, 3, 4]	mA
	所有 I/O 管脚最大灌电流总和		100	mA
	所有 I/O 管脚最大拉电流总和		100	mA

注:

1. 上表所列的条件中，其极限值可能对器件的提升和稳定有反作用。
2. 4mA: PA.14, PA.15, PB.0, PB.1, PB.2, PB.3, PB.4, PB.5, PB.6, PB.7, PB.8, PB.9, PB.10, PB.11, PC.8, PC.9, PC.10, PC.11, PC.12, PD.0, PD.1
3. 8mA: PA.8, PA.9, PA.10, PA.11, PA.12, PA.13, PB.12, PB.13, PB.14, PB.15, PC.0, PC.1, PC.2, PC.3, PC.4, PC.5, PC.6, PC.7, PC.13, PC.14
4. 设定 2mA, 6.5mA, 8.7mA, 13mA, 15.2mA, 19.5mA, 21.7mA, 26.1mA: PA.0, PA.1, PA.2, PA.3, PA.4, PA.5, PA.6, PA.7, PD.2, PD.3, PD.4

## 7.2 DC电气特性

( $V_{DD} - V_{SS} = 3 \sim 3.6\text{ V}$ ,  $T_A = 25^\circ\text{C}$ )

符号	参数	规格				测试条件
		最小值	典型值	最大值	单位	
$V_{DD}$	工作电压	3	3.3	3.6	V	
$V_{SS}$ $AV_{SS}$	电源地	-0.3	-	-	V	
$V_{DD12}$	核心逻辑及I/O缓冲电路	1.08	1.2	1.32	V	
$V_{BAT}$	RTC电压	2	-	3.6	V	
$I_{BAT\_EX}$	外部RTC晶振工作电流	-	4	-	uA	
$I_{BAT\_IN}$	内部RTC晶振工作电流	0.1	0.6	0.9	uA	
$F_{INT\_RC}$	内部RC频率	15	32	90	Khz	
$V_{OH}$	输出高电压	2.4	-	-	V	
$V_{OL}$	输出低电压	-	-	0.4	V	
$V_{IH}$	输入高电压	2.0	-	-	V	
$V_{IL}$	输入低电压	-	-	0.8	V	
$V_{TH}$	开关阈值	0.87	1.05	1.2	V	Schmitt-falling-trigger
		1.65	1.9	2.1	V	Schmitt-rising-trigger
$R_{PU}$	输入提升电压	32	53	120	k $\Omega$	$V_{IN} = V_{SS}$

符号	参数	规格				测试条件				
		最小值	典型值	最大值	单位					
R <sub>PD</sub>	输入下拉电压	37	49	120	kΩ	V <sub>IN</sub> = V <sub>DD</sub>				
I <sub>L</sub>	输入漏电流	-10	-	10	uA					
I <sub>OZ</sub>	三态输出漏电流	-10	-	10	uA					
I <sub>OL1</sub>	低准位灌电流[*1]	4	-	-	mA	V <sub>OL</sub> = 0.4V				
I <sub>OL2</sub>		8	-	-	mA					
I <sub>OL3</sub>		2、6.5、8.7、13、15.2、19.5、21.7、26.1	-	-	mA					
I <sub>OH1</sub>	高准位拉电流[*2]	4	-	-	mA	V <sub>OH</sub> = 2.4V				
I <sub>OH2</sub>		8	-	-	mA					
I <sub>OH3</sub>		2、6.5、8.7、13、15.2、19.5、21.7、26.1	-	-	mA					
I <sub>DD1</sub>	V <sub>DD</sub> = 3.3V, 普通模式下的工作 电流 while(1){ 在SPI FLASH或RAM上 执行代码	-	18.83	-	mA	HXT 12Mhz	LXT	PLL 96Mhz	All digital module	Code
I <sub>DD2</sub>		-	27.33	-		✓	×	✓	×	SPI
I <sub>DD3</sub>		-	25.38	-		✓	×	✓	×	RAM
I <sub>DD4</sub>		-	32.13	-		✓	×	✓	✓	RAM
I <sub>DD5</sub>		-	4.53			✓	×	×	×	SPI
I <sub>DD6</sub>		-	6.47			✓	×	×	✓	SPI
I <sub>DD7</sub>			5.23			✓	×	×	×	RAM
I <sub>DD8</sub>			5.94			✓	×	×	✓	RAM

符号	参数	规格				测试条件			
		最小值	典型值	最大值	单位	HXT	RTC	PLL	All digital module
I <sub>IDLE1</sub>	V <sub>DD</sub> = 3.3V, 空闲模式下的工作 电流@12 MHz	-	17	-	mA	HXT	RTC	PLL	All digital module
		✓	×	×		✓			
I <sub>IDLE2</sub>		-	12.3	-		✓	×	×	×
I <sub>PWD</sub>	V <sub>DD</sub> =3.3V, 掉电模式下的电流 (深度睡眠模式)	700	-	-	uA	HXT	RTC	PLL	RAM retention
						×	×	×	✓


**Note:**

- 4mA: PA.14, PA.15, PB.0, PB.1, PB.2, PB.3, PB.4, PB.5, PB.6, PB.7, PB.8, PB.9, PB.10, PB.11, PC.8, PC.9, PC.10, PC.11, PC.12, PD.0, PD.1
- 8mA: PA.8, PA.9, PA.10, PA.11, PA.12, PA.13, PB.12, PB.13, PB.14, PB.15, PC.0, PC.1, PC.2, PC.3, PC.4, PC.5, PC.6, PC.7, PC.13, PC.14
- Can setting strength for 2mA, 6.5mA, 8.7mA, 13mA, 15.2mA, 19.5mA, 21.7mA, 26.1mA: PA.0, PA.1, PA.2, PA.3, PA.4, PA.5, PA.6, PA.7, PD.2, PD.3, PD.4



### 7.3 AC 电气特性

#### 7.3.1 外部 12 MHz 高速振荡器



注: 占空比为 50%.

参数	符号	最小值	典型值	最大值	单位	条件
时钟高电平时间	$t_{CHCX}$	-	41.6	-	nS	
时钟低电平时间	$t_{CLCX}$	-	41.6	-	nS	
时钟上升沿时间	$t_{CLCH}$	-	-	25	nS	
时钟下降沿时间	$t_{CHCL}$	-	-	25	nS	

#### 7.3.2 外部 12 MHz 高速振荡器

符号	叠数	条件	最小值	典型值	最大值	单位
$f_{HXT}$	输入时脉频率	外部晶振输入 $X_{IN}$		12		MHz
$T_A$	温度	-	-40	-	85	°C
$V_{HXT}$	工作电压	-		3.3		V
$I_{HXT}$	操作电流	12 MHz @ $V_{DD} = 3.3V$	-	3	-	mA

#### 7.3.3 典型晶振应用电路

晶片	电容值	电阻值
12 MHz	20pF	1 MΩ
32.768 kHz	33pF	10 MΩ




图 7.3-1 晶振应用线路

### 7.3.4 内部 32 kHz 低速晶振

参数	条件	最小值	典型值	最大值	单位
操作电压	-	3	-	3.6	V
中心频率	-	-	32	-	kHz
操作电流	$V_{DD} = 3.3V$	-	0.5	-	$\mu A$


## 7.4 模拟量特性

### 7.4.1 12-bit SARADC规格

符号	参数	规格				测试条件
		最小值	典型值	最大值	单位	
$A_{VDD\_ADC}$	工作电压	2.7	3.3	3.6	V	
$R_{ADC}$	分辨率	-	-	12	bit	
$V_{REF}$	参考电路	2	-	$A_{VDD\_ADC}$	V	
$V_{IN}$	ADC输入电压	0	-	$V_{REF}$	V	
$R_{IN}$	模拟输入阻抗	2			MΩ	
$F_{SPS}$	取样率	-	-	1M	Hz	ADC Clock = 16MHz Free Running Conversion(ADC_CH1)
		-	-	200k	Hz	ADC Clock = 3.2MHz Free Running Conversion(ADC_CH2, ADC_CH3, ADC_CH4, ADC_CH5, ADC_CH6, ADC_CH7)
$E_Q$	增益误差 (传输增益)	-	-2	-4	LSB	
$E_A$	绝对误差	-	3	-	LSB	
INL	非线性积分误差	-	±3	-	LSB	
DNL	非线性差分误差	-1	-	+1.5	LSB	
$E_O$	补偿误差		±1	±3	LSB	
SNR	S/N	-	62	-	dB	
-	总谐波失真	-	62	-	dB	

注:

1. ADC 性能测量，其他所有模块都在复位状态
2. 设计保证，在生产中没有测试



**Note:** The INL is the peak difference between the transition point of the steps of the calibrated transfer curve and the ideal transfer curve. A calibrated transfer curve means it has calibrated the offset and gain error from the actual transfer curve.

7.4.2 24-bit Delta-Sigma CODEC 规格

符号	参数	规格				测试条件
		最小值	典型值	最大值	单位	
Reference						
	VMID	-	$0.5 \cdot A_{VDD\_CO\_DEC}$	-	V	
Microphone Bias						
	Bias电压	-	$0.75 \cdot A_{VDD\_C\_ODEC}$	-	V	
	最大输出电流	-	-	3	mA	
	外挂电容	-	-	50	pF	
Line Input						
	分辨率	-	24	-	Bit	
THD	总谐波失真	-	-80	-70	dB	
DR	动态范围	80	90	-	dB	-60dB input, A-Weighted
SNR	S/N	80	90	-	dB	
	声道分离	-	100	-	dB	
	通道匹配	-	0.2	-	dB	
VFS	满量程输出电压	-	$0.93 \cdot \frac{A_{VDD\_CODEC}}{3.3}$	-	dB	
	输入阻抗	10	-	-	kΩ	
	输入电容	-	10	-	pF	
Headphone Output						
THD	总谐波失真	-	-80	-	dB	RL = 0 Ω, Po = 10mW
THD	总谐波失真	-	-60	-	dB	RL = 32 Ω, Po = 10mW
SNR	S/N	90	93	-	dB	A-Weighted
Power Supply Current (No PLL, No Loading)						
	$A_{VDD\_CODEC}$	-	8	-	mA	

符号	参数	规格				测试条件
		最小值	典型值	最大值	单位	
	$A_{VDD\_HP}$	-	4	-	mA	

注:Audio codec性能测量，其他所有模块都在复位状态

### 7.4.3 LDO规格

符号	参数	最小值	典型值	最大值	单位	注
$V_{DD}$	输入电压	1.62	3.3	3.6	V	$A_{VDD\_LDO}$ 输入电压
$V_{LDO}$	输出电压	-10%	1.2	+10%	V	
$T_A$	温度	-40	25	85	°C	
$E_{CAP}$	外部电容	-	4.7	-	μF	

**Notes:**

1. 建议接一颗0.1uf 旁路电容在 $V_{DD}$  与  $V_{SS}$  之间。
2. 为保证电源稳定，要在LDO 与  $V_{SS}$  之间接一颗 4.7uF 或更大的电容。

7.4.4 低压复位规格

符号	参数	最小值	典型值	最大值	单位	测试条件
V <sub>DD</sub>	工作电压	0	-	3.6	V	
T <sub>A</sub>	温度	-40	25	85	°C	
I <sub>LVR</sub>	静态电流	-	25	40	uA	V <sub>DD</sub> =3.3V
V <sub>LVR</sub>	阈值电压	2.16	2.4	2.64	V	T <sub>A</sub> =-45 ~ 85°C

7.4.5 上电复位规格

符号	参数	最小值	典型值	最大值	单位	测试条件
T <sub>A</sub>	温度	-40	25	85	°C	
I <sub>POR</sub>	静态电流	-	33	50	uA	V <sub>DD</sub> >Reset voltage
V <sub>POR</sub>	重置电压	1.6	2	2.4	V	T <sub>A</sub> =-40 ~ 85°C
V <sub>POR</sub>	V <sub>DD</sub> 后始电压 确保上电重置	-	-	100	mV	
RPV <sub>DD</sub>	V <sub>DD</sub> 上电速度 确保上电重置	0.025	-	-	V/ms	
t <sub>POR</sub>	最小时间电流 保持在VPOR 状态，确保上 电重置	0.5	-	-	ms	




图 7.4-1 上电条件



7.4.6 USB PHY 规格

7.4.6.1 USB DC 电器特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>IH</sub>	输入高 (driven)		2.0	-	-	V
V <sub>IL</sub>	输入低		-	-	0.8	V
V <sub>DI</sub>	差分输入灵敏度	USB_DP-USB_DM	0.2	-	-	V
V <sub>CM</sub>	差分共模范围	Includes V <sub>DI</sub> range	0.8	-	2.5	V
V <sub>SE</sub>	单端接收器阈值		0.8	-	2.0	V
	接收器迟滞		-	400	-	mV
V <sub>OL</sub>	输出低 (driven)		0	-	0.3	V
V <sub>OH</sub>	输出高 (driven)		2.8	-	3.6	V
V <sub>CRS</sub>	输出信号串扰电压		1.3	-	2.0	V
R <sub>PU</sub>	上拉电阻		1.425	-	1.575	kΩ
V <sub>TRM</sub>	上行端口上的上拉电阻的极限电压 (RPU)		14.25	-	15.75	kΩ
Z <sub>DRV</sub>	驱动输出阻抗		3.0	-	3.6	V
C <sub>IN</sub>	发射器电容	Steady state drive*	28	-	49.5	Ω
V <sub>IH</sub>	输入高 (driven)	Pin to V <sub>SS</sub>	-	-	20	pF

注: 驱动输出阻抗不包括串联电阻阻抗.

7.4.6.2 USB全速驱动器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_{FR}$	上升时间	CL = 50p	4	-	20	ns
$T_{FF}$	下降时间	CL = 50p	4	-	20	ns
$T_{FRFF}$	上升和下降时间比值	$T_{FRFF} = T_{FR} / T_{FF}$	90	-	111.11	%

7.4.6.3 USB高速驱动器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_{FR}$	上升时间	CL = 5p	500			ns
$T_{FF}$	下降时间	CL = 5p	500			ns
$T_{FRFF}$	上升和下降时间比值	$T_{FRFF} = T_{FR} / T_{FF}$	90		111	%

7.4.7 I<sup>2</sup>C 特性

符号	参数	标准模式[1][2]		快速模式[2]		单位
		最小值	最大值	最小值	最大值	
t <sub>LOW</sub>	SCL 低周期	4.7	-	1.2	-	uS
t <sub>HIGH</sub>	SCL 高周期	4	-	0.6	-	uS
t <sub>SU; STA</sub>	Repeated START 条件设定时间	4.7	-	1.2	-	uS
t <sub>HD; STA</sub>	START条件保持时间	4	-	0.6	-	uS
t <sub>SU; STO</sub>	STOP 条件设定时间	4	-	0.6	-	uS
t <sub>BUF</sub>	总线空闲时间	4.7[3]	-	1.2[3]	-	uS
t <sub>SU; DAT</sub>	资料设定时间	250	-	100	-	nS
t <sub>HD; DAT</sub>	资料保持时间	0[4]	3.45[5]	0[4]	0.8[5]	uS
t <sub>r</sub>	SCL/SDA 升起时间	-	1000	20+0.1Cb	300	nS
t <sub>f</sub>	SCL/SDA 下降时间	-	300	-	300	nS
C <sub>b</sub>	线上电容负载	-	400	-	400	pF

Notes:

1. Guaranteed by design, not tested in production.
2. HCLK must be higher than 2 MHz to achieve the maximum standard mode I<sup>2</sup>C frequency. It must be higher than 8 MHz to achieve the maximum fast mode I<sup>2</sup>C frequency.
3. I<sup>2</sup>C controller must be retriggered immediately at slave mode after receiving STOP condition.
4. The device must internally provide a hold time of at least 300 ns for the SDA signal in order to bridge the undefined region of the falling edge of SCL.
5. The maximum hold time of the Start condition has only to be met if the interface does not stretch the low period of SCL signal.




图 7.4-2 I<sup>2</sup>C时间图

7.4.8 SPI 特性

符号	参数	最小值	典型值	最大值	单位
SPI 主模式 ( $V_{DD} = 3.0\text{ V} \sim 3.6\text{ V}$ , 0 pF 电容负载)					
$t_{DS}$	资料设定时间	0	-	-	ns
$t_{DH}$	资料保持时间	4.5	-	-	ns
$t_v$	资料输出有效时间	-	2	4	ns
SPI 从模式 ( $V_{DD} = 3.0\text{ V} \sim 3.6\text{ V}$ , 0 pF 电容负载)					
$t_{DS}$	资料设定时间	0	-	-	ns
$t_{DH}$	资料保持时间	4.5	-	-	ns
$t_v$	资料输出有效时间	-	18	24	ns




图 7.4-3 SPI从模式时间图




图 7.4-4 SPI 从模式时间图

7.4.9 I<sup>2</sup>S 特性

符号	参数	最小值	最大值	单位	测试条件
$t_{h(WS)}$	I2S 时脉高准位时间	42	-	ns	Master fPCLK = 12.288 MHz, data: 24 bits, audio frequency = 48 kHz
$t_{su(WS)}$	I2S时脉低准位时间	37	-		
$t_{h(WS)}$	LRCLK 有效时间	7	-		
$DuCy_{(SCK)}$	LRCLK 保持时间	1	-		
$t_{su(SD\_MR)}$	LRCLK 设定时间	34	-		
$t_{su(SD\_SR)}$	LRCLK 保持时间	0	-		
$t_{h(SD\_MR)}$	I2S 从模式输入时脉周期时间	25	75	%	Slave mode
$t_{h(SD\_SR)}$	资料输入设定时间	0	-	ns	Master receiver
$t_{v(SD\_ST)}$		0	-		Slave receiver
$t_{h(SD\_ST)}$	资料输入保持时间	0	-		Master receiver
$t_{v(SD\_MT)}$		0	-		Slave receiver
$t_{h(SD\_MT)}$	资料输入有效时间	-	32		Slave transmitter (after enable edge)
$t_{h(WS)}$	资料输出保持时间	16	-		Slave transmitter (after enable edge)
$t_{su(WS)}$	资料输出有效时间	-	5		Master transmitter (after enable edge)
$t_{h(WS)}$	资料输出保持时间	0	-		Master transmitter (after enable edge)




图 7.4-5 I2S 主模式时间图





图 7.4-6 I<sup>2</sup>S 从模式时间图


8 应用电路






9 封装尺寸


9.1 LQFP 48L (7x7x1.4mm footprint 2.0mm)



9.2 LQFP 64L (7x7x1.4mm footprint 2.0mm)



9.3 QFN 88 (10x10x0.9mm)



		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	0.8	0.85	0.9
STAND OFF		A1	0	0.035	0.05
MOLD THICKNESS		A2	---	0.65	0.67
L/F THICKNESS		A3	0.203 REF		
LEAD WIDTH		b	0.15	0.2	0.25
BODY SIZE	X	D	10 BSC		
	Y	E	10 BSC		
LEAD PITCH		e	0.4 BSC		
EP SIZE	X	J	8	8.1	8.2
	Y	K	8	8.1	8.2
LEAD LENGTH		L	0.35	0.4	0.45
PACKAGE EDGE TOLERANCE		aaa	0.1		
MOLD FLATNESS		bbb	0.1		
COPLANARITY		ccc	0.08		
LEAD OFFSET		ddd	0.1		
EXPOSED PAD OFFSET		eee	0.1		

NOTES

1.0 COPLANARITY APPLIES TO LEADS, CORNER LEADS AND DIE ATTACH PAD.

## 10 修订历史

日期	版本	描述
2015. 3.10	1.01	1. 初始发布

### Important Notice

Nuvoton Products are neither intended nor warranted for usage in systems or equipment, any malfunction or failure of which may cause loss of human life, bodily injury or severe property damage. Such applications are deemed, "Insecure Usage".

Insecure usage includes, but is not limited to: equipment for surgical implementation, atomic energy control instruments, airplane or spaceship instruments, the control or operation of dynamic, brake or safety systems designed for vehicular use, traffic signal instruments, all types of safety devices, and other applications intended to support or sustain life.

All Insecure Usage shall be made at customer's risk, and in the event that third parties lay claims to Nuvoton as a result of customer's Insecure Usage, customer shall indemnify the damages and liabilities thus incurred by Nuvoton.

---

*Please note that all data and specifications are subject to change without notice.  
All the trademarks of products and companies mentioned in this datasheet belong to their respective owners.*