

AK8135F

Multi Clock Generator with VCFS

AK8135Fは、VCFS (Voltage Controlled Frequency Synthesizer) 及びPLLを内蔵したクロックジェネレータICです。 1つの24.576MHzの水晶振動子から2つのVCFS出力および周波数の異なる高精度のクロックを同時に出力することができます。

特 長

□ 電源電圧 : 3.0V - 3.6V

□ 低消費電流 : 24mA typ. (全動作時、出力端子無負荷時)

□ マスタクロック : 24.576MHz

□ 生成クロック

CLK1 : 24.576MHz
CLK2 : 24.99972MHz
CLK3 : 33.332965MHz
REF1/2 : 27.000MHz
REF3/4 : 27.000MHz

□ VCFSレンジ : ±85 ppm typ.

□ VCFS応答時間 : 20ppm/100msec typ.

□ 低ジッタ出力

Period Jitter

CLK1-3 : 150ps p-p typ. REF1-4 : 150ps p-p typ.

Long term Jitter

CLK1-3 : 400ps p-p typ. REF1-4 : 400ps p-p typ.

□ 低C/N出力 (REF1-4)


27. OMHz : 72dB typ.

□ パッケージ : 30ピンVSOP (鉛フリー)

■用途

HDD, DVD, BDレコーダ、DTV、STB 等


1. ブロック図





2. 端子説明

2-1) 端子配置図



MS1181-J-02 2011/02



2-2) 端子機能説明

番号	端子名	端子タイプ	説明
1	XO	AO	24.576MHz水晶振動子接続端子。
2	TEST1	DI	テスト用端子。GNDに接続してください。
3	XI	AI	24.576MHz水晶振動子接続端子。
4	TEST2	DI	テスト用端子。GNDに接続してください。
5	CLK1	DO	24.576MH z 出力端子。
6	REF1PD	DI	パワーダウン端子。 REF1PD="H" のとき、REF1 を通常動作させます。 REF1PD="L" のとき、REF1 を停止します。 57 k Ωプルアップ。
7	VDD4	PWR	電源端子4。
8	GND4	PWR	GND端子4。
9	REF3	DO	REF34PD="H"のとき 27MHz出力端子(VCFS2出力)。 REF34PD="L"のとき "L" となります。
10	GND5	PWR	GND端子5。
11	VDD5	PWR	電源端子5。
12	REF4	DO	REF34PD="H"のとき 27MHz出力端子(VCFS2出力)。 REF34PD="L"のとき "L" となります。
13	GND7	PWR	GND端子7。
14	CLK2	DO	25.000MHz出力端子。
15	CLK3	DO	33.333MHz出力端子。
16	GND6	PWR	GND端子6。
17	VDD6	PWR	電源端子6。
18	TEST4	DO	テスト用端子。"L"出力となります。 開放にしてください。
19	REF34PD	DI	パワーダウン端子。 REF34PD="H" のとき、VCFS2、REF3 および REF4 を通常 動作させます。 REF34PD="L" のとき、VCFS2、REF3 および REF4 を停止し ます。 57k Ωプルアップ。
20	REF2	DO	27MHz出力端子(VCFS1出力)。
21	GND3	PWR	GND端子3。
22	VDD3	PWR	電源端子3。
23	REF1	DO	REF1PD="H" のとき 27MHz 出力端子(VCFS1出力)。 REF1PD="L" のとき "L" となります。
24	GND2	PWR	GND端子2。
25	VDD2	PWR	電源端子2。
26	TEST3	DI	テスト用端子。GNDに接続してください
27	VIN2	AI	VCFS2周波数制御電圧。
28	VIN1	AI	VCFS1周波数制御電圧。
29	VDD1	PWR	電源端子1。
_ ,			

注意: AI=アナログ入力端子, AO=アナログ出力端子, DI=デジタル入力端子, DO=デジタル出力端子, PWR=電源端子



3. 電気的特性

3-1) 絶対最大定格

項目	記号	MIN	MAX	単位	備考
電源電圧	VDD	-0.3	4. 6	V	
グランド・レベル	VSS	0	0	V	
入力端子電圧	VIN	VSS-0.3	VDD+0.3	V	
入力電流	IIN	-10	10	mA	
保存温度	Tstg	-55	130	$^{\circ}\!\mathbb{C}$	

注意:この値を超えた条件で使用した場合デバイスを破壊することがあります。 また、通常の動作は保証されません。

3-2) 動作条件

項目	記号	MIN	TYP	MAX	単位	備考
動作温度	Ta	-20		85	$^{\circ}$	
電源電圧	VDD	3. 0	3. 3	3. 6	V	

^{*}VDD1-6 は同一電源を使用し、各電源端子と GND 間に $0.1\,\mu\,\mathrm{F}$ 程度のコンデンサを挿入してください。



3-3)消費電流

 $VDD = 3.0 \sim 3.6 V$, $Ta = -20 \sim 85^{\circ}C$

項目	記号	MIN	TYP	MAX	単位	備考
消費電流1	IDD1		24	32	mA	*1 *2
消費電流 2	IDD2		23	31	mA	*1 *3
消費電流3	IDD3		17	22	mA	*1 *4
消費電流 4	IDD4		16	21	mA	*1 *5

- *1 出力端子無負荷時
- *2 全動作時 (REF1PD=H, REF34PD=H)
- *3 REF1PD=L, REF34PD=H
- *4 REF1PD=H, PEF34PD=L
- *5 REF1PD=L, REF34PD=L

3-4) DC特性

 $VDD = 3.0 \sim 3.6 V$, $Ta = -20 \sim 85 ^{\circ}C$

項目	端子	MIN	TYP	MAX	単位	備考
高レベル入力電圧	REF1PD REF34PD TEST1-3	0. 7*VDD			V	
低レベル入力電圧	同上			0.3*VDD	V	
入力リーク電流 1	TEST1-3	-10		+10	μΑ	
入力リーク電流 2	REF1PD REF34PD	-10		+10	μΑ	57 k Ωプルアップ VDD 入力時電流
入力リーク電流 3	REF1PD REF34PD	-134	-58	-25	μΑ	57 k Ωプルアップ VSS 入力時電流
入力リーク電流 4	VIN1/2	-3		+3	μ A	
出力高い゛ル電圧	CLK1-3 REF1-4	0.8*VDD			V	IOH=-4mA
出力低レベル電圧	同上			0. 2*VDD	V	IOL=4mA



3-5) AC特性

 $VDD = 3.0 \sim 3.6 V$, $Ta = -20 \sim 85 ^{\circ}C$

項目	端子	MIN	TYP	MAX	単位	備考
水晶発振周波数	XI, XO		24. 576		MHz	*1
	CLK1	-30	0	+30	ppm	CL=10[pF] 水晶振動子使用 時 *1
	CLK2	-41	-11	+19	ppm	対 25.000MHz CLK2=XI*(472/29)/16 *1
出力周波数精度	CLK3	-41	-11	+19	ppm	対 33.333(100/3)MHz CLK3=XI*(472/29)/12 *1
	REF1-4	-30	0	+30	ppm	27.000MHz 出力 VIN1/2=0.5VDD *1
周波数可変範囲 REF1-2(VIN1) REF3-4(VIN2)		±65	±85	±115	ppm	VIN1/2=0V~VDD 0.5VDD±1.0V 単調
VCFS 応答時間	REF1-4	5	20		ppm/100ms	
C/N	REF1-4		72		dB	Cp12=25pF *2 *5
出力 CLK 立ち上がり時間 1	CLK1 CLK2		1.5	4.0	ns	0. 2VDD->0. 8VDD Cp11=15pF *2 *5
出力 CLK 立ち下がり時間 1	同上		1.5	4.0	ns	0.8VDD->0.2VDD Cp11=15pF *2 *5
出力 CLK 立ち上がり時間 2	CLK3 REF1-4		2. 5	4.0	ns	0.2VDD->0.8VDD Cp12=25pF *2 *5
出力 CLK 立ち下がり時間 2	同上		2. 5	4.0	ns	0.8VDD->0.2VDD Cp12=25pF *2 *5
ピリオドジッタ(p−p)	CLK1-3 REF1-4		150	300	ps	Cp11=15pF:CLK1, 2 Cp12=25pF:CLK3, REF1-4 *2 *3 *5
ロングタームジッタ (1000 サイクル. p-p)	CLK1-3 REF1-4		400	600	ps	Cp11=15pF:CLK1, 2 Cp12=25pF:CLK3, REF1-4 *2 *3 *5
出力 デューティーサイクル	CLK2-3 REF1-4	45	50	55	%	Cp11=15pF:CLK2 Cp12=25pF:CLK3, REF1-4 *2 *5
	CLK1	40	50	60	%	Cpl1=15pF *5
出力ロック時間	REF1-4 CLK1-3		1	2	ms	Cp11=15pF:CLK2 Cp12=25pF:CLK3, REF1-4 *4 *5

*1:使用する水晶振動子により異なります。

Min/Max は水晶発振周波数精度に依存します。

*2:設計値です。

*3:10000 回サンプル、6 σ (±3 σ)


*4: 電源が VDD に達した後、クロック出力が所定周波数の+/-0.1%に達するまでの時間


*5: 備考欄 Cp11、Cp12 はそれぞれ出力端子負荷容量の記号です。



4. 機能説明

AK8135FのVCFS(Voltage Controlled Frequency Synthesizer)は図4-1で示されるようにAD変換器と高分解能PLLで構成されます。 VIN1端子、及びVIN2端子への入力電圧によりVCFS1出力周波数 (REF1、REF2)及びVCFS2出力周波数(REF3、REF4)を約0.2ppmステップで独立に制御することができます。 VIN1、VIN2入力電圧をAD変換するサンプリング周波数はfs=4kHzです。 VIN1端子、VIN2端子へ入力される周波数制御信号は、外部LPFによりPWM信号が平滑化されたDC信号であることを前提としています。





 $\boxtimes 4-2$



5. 外部回路接続例




図 5-1: AK8135F 外部回路接続例

 $C1, C2, C3, C4, C5, C6: 0.1 \mu F$

C7: 電解コンデンサ

Cext1, Cext2:使用する水晶振動子に応じた値のコンデンサを実装して下さい。詳細は水晶振動子の仕様書を参照して下さい。

SW1, SW2: REF1、REF3、REF4 の出力および VCFS2 の ON/OFF を制御するスイッチです。


R_{LPF}1, R_{LPF}2, C_{LPF}3, C_{LPF}3, C_{LPF}4: 周波数制御のためにPWM信号を入力する場合は、外部に平滑化するためのLPFを接続して下さい。

MS1181-J-02 2011/02



6. パッケージ外形寸法図(単位mm)

30VSOP





7. マーキング図

a. 1ピン表示 丸印

b. ロゴ なし

マーケティングコード AK8135F с.

d. 日付コード XXXXX (5桁)





重要な注意事項 -

- 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更する ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであるこ とを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
- 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
- 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りください。
- この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を一切負うものではありませんのでご了承ください。
- お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。

MS1181-J-02 2011/02